【技术实现步骤摘要】
本专利技术主要涉及测试电路的设计领域，特指一种MOS管阈值电压测试电路。
技术介绍
在现在的模拟CMOS集成电路设计中，特别是在一些高精度电路设计，如精密仪器或者微弱信号测量等芯片，都需要高精度的ADC或者DAC，他们对电压特别敏感，通常需要很精确的参考电压，对于某些开关电容电路，甚至需要明确的知道MOS管的阈值电压，而工艺厂家提供的仿真模型中MOS管阈值电压不是每一种尺寸都是经过实际测试得到的，大部分都是经过曲线拟合得到的仿真参数，对于一些特殊的电路尺寸或者特殊的电路形式，明确的知道其阈值电压可以给设计提供很重要的参考，此时，只有针对电路实际的管子尺寸 和电路结构设计相应的测试电路，同时可以根据测试结果对代工厂提供的仿真模型的准确性有一个直观的把握。
技术实现思路
本专利技术要解决的问题就在于针对现有技术存在的问题，提出一种MOS管阈值电压测试电路。本专利技术提出的解决方案为本电路通过测试PMOS管和NMOS管不同组合时的阈值电压，或者测试同一组合的多组电压值，然后根据组合的形式，算出MOS管阈值电压的平均值，如此可以得到MOS管实际的阈值电压，给高精度模拟电路设计提供了可靠的参考，同时可以对代工厂提供的仿真模型的准确性也有一个直观的把握，给后续的电路设计和调试提供了依据。附图说明图1是本专利技术的电路原理示意具体实施例方式以下将结合附图和具体实施对本专利技术做进一步详细说明。 如图1所示，电阻R是限流电阻，电路有n种测试情况，即Case1Xase2……Casen,开关K1^K2,K3……Kn同时只有一个闭合，其余都是断开的。对于Case1到Case6可...
【技术保护点】
一种MOS管阈值电压测试电路，其特征在于：一个限流电阻R一端接电源VDD，另一端接电压测试点TP，测试点TP同时与开关K1、K2、K3、K4、K5、K6……Kn的一端相连接；Case1、Case2、Case3、Case4、Case5、Case6……Casen是不同的测试电路结构，其中的MOS管都是栅漏短接的二极管连接方式，衬底都是和源极接一起；开关K1的一端连接TP，另一端连接Case1中PMOS管M1的源极，M1的栅极、漏极接地；开关K2的一端连接TP，另一端连接Case2中NMOS管M2的栅极、漏极，M2的源极接地；开关K3的一端连接TP，另一端连接Case3中PMOS管M3的源极，M3的栅极、漏极接PMOS管M4源极，M4的栅极、漏接地；开关K4的一端连接TP，另一端连接Case4中NMOS管M5的栅极、漏极，M5的源极与NMOS管M6的栅极、漏极连接，M6的源极接地；开关K5的一端连接TP，另一端连接Case5中PMOS管M7的源极，M7的栅极、漏极与NMOS管M8的栅极、漏极连接，M8的源极接地；开关K6的一端连接TP，另一端连接Case6中NMOS管M9的栅极、漏极，M9的...
【技术特征摘要】
【专利技术属性】
技术研发人员：蒋仁杰，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。