用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法技术

本发明专利技术公开了一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，包括以下步骤：第一步，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；第三步，形成光刻胶图形；第四步，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；第五步，选择性生长加横向生长第二外延层；第六步，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成具有底部厚栅氧化层的沟槽；第七步，在沟槽内形成栅。本发明专利技术使底部厚栅氧化层的形成变得容易，并在沟槽MOS有双层或三层外延时，能够精确控制沟槽相对外延层的位置，从而能够通过分别优化控制各层外延的掺杂浓度，使器件击穿电压和通态电阻得到优化。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，具体涉及一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法。
技术介绍
底部厚栅氧化层(厚度为500 10000埃)MOS (金属氧化物半导体)能够使得器件栅漏间电容大大减小。现有的工艺通过刻蚀来形成沟槽，但是这种方法使得底部厚栅氧化层的形成很困难。并且，现有工艺一般在重掺杂上只有一层外延，当需要有两层外延时，现有技术工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
技术实现思路
本专利技术所要解决的技术问题是提供一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，它可以使得沟槽MOS的底部厚栅氧化层的形成变得容易实现和控制。为解决上述技术问题，本专利技术用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法的技术解决方案为，包括以下步骤:第一步,在重掺杂娃衬底上生长外延层,形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的沟槽底部厚栅氧化层；第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；第四步,刻蚀,将未被光刻胶挡住的二氧化娃刻蚀干净，露出本文档来自技高网...

【技术保护点】
一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，包括以下步骤：第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层上生长二氧化硅；第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形；第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶；第五步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；第六步，通过涂胶、光刻、干法刻蚀，将二氧化硅...

【技术特征摘要】
1.一种用选择性外延制作底部厚栅氧化层沟槽MOS的工艺方法，其特征在于，包括以下步骤: 第一步，在重掺杂娃衬底上生长外延层，形成第一轻掺杂外延层； 第二步，在第一轻掺杂外延层上生长二氧化硅； 第三步，采用光刻工艺，在二氧化硅上涂胶、光刻，形成光刻胶图形； 第四步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶； 第五步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并...

【专利技术属性】
技术研发人员：金勤海，杨川，许凯强，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：