半导体器件的交替排列的P柱和N柱的形成方法技术

本发明专利技术公开了一种半导体器件的交替排列的P柱和N柱的形成方法，包括步骤：形成第一半导体层；生长第一介质膜；在第一半导体层中形成多个第一沟槽；第一沟槽的内部表面生长第二介质膜；去除第一沟槽的底部表面的第二介质膜；对第一沟槽底部的第一半导体层进行刻蚀形成第二沟槽；用选择性外延工艺在第二沟槽中生长第二半导体层；对第二半导体层进行反刻直至将第二介质膜完全暴露出来；将第二介质膜去除；用选择性外延工艺在第一沟槽中生长第三半导体层；进行ＣＭＰ平坦化并去除第一介质膜。本发明专利技术能降低半导体外延填充沟槽的难度以及降低半导体外延填充沟槽后的空洞残留，能提高半导体外延填充沟槽的质量以及提高器件的性能和产品的良率。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种半导体器件的交替排列的P柱和N柱的形成方法。
技术介绍
交替排列的P型半导体薄层和N型半导体薄层结构即交替排列的P柱和N柱结构被广泛的应用于各种半导体器件中，如超级结半导体器件。现有半导体器件的交替排列的P柱和N柱的形成方法包括步骤如图1A所示，先在半导体衬底11上生长N或P型硅外延层12。如图1B所示，然后在硅外延层12上刻蚀深沟槽13。如图1C所示，最后用P或N硅外延14填充深沟槽13，从而形成交替排列的P柱和N柱。现有方法的难点是沟槽填充。由于沟槽的深度比较深，一般在30微米以上，深宽比一般在5以上，所以在硅外延填充后一般会有空洞残留，影响器件性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种半导体器件的交替排列的P柱和N柱的形成方法，能降低半导体外延填充沟槽的难度以及降低半导体外延填充沟槽后的空洞残留，能提高半导体外延填充沟槽的质量以及提高器件的性能和产品的良率。为解决上述技术问题，本专利技术提供的半导体器件的交替排列的P柱和N柱的形成方法包括以下步骤步骤一、在硅片衬底上形成具有第一导电类型的第一半导体层。步本文档来自技高网...

【技术保护点】
一种半导体器件的交替排列的P柱和N柱的形成方法，其特征在于，包括以下步骤：步骤一、在硅片衬底上形成具有第一导电类型的第一半导体层；步骤二、在所述第一半导体层上生长第一介质膜；步骤三、采用光刻刻蚀工艺在所述第一半导体层中形成多个第一沟槽；刻蚀形成所述第一沟槽时，所述第一沟槽的区域外的所述第一半导体层用所述第一介质膜保护；所述第一沟槽的区域用于形成第二导电类型柱，各相邻的所述第一沟槽之间的所述第一半导体层的区域用于形成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱为交替排列的结构；步骤四、在所述第一沟槽的底部表面和侧壁表面生长第二介质膜；步骤五、用选择性刻蚀工艺去除所述第一沟槽的底部表面的...

【技术特征摘要】
1.一种半导体器件的交替排列的P柱和N柱的形成方法，其特征在于，包括以下步骤 步骤一、在硅片衬底上形成具有第一导电类型的第一半导体层； 步骤ニ、在所述第一半导体层上生长第一介质膜； 步骤三、采用光刻刻蚀エ艺在所述第一半导体层中形成多个第一沟槽；刻蚀形成所述第一沟槽时，所述第一沟槽的区域外的所述第一半导体层用所述第一介质膜保护；所述第一沟槽的区域用于形成第二导电类型柱，各相邻的所述第一沟槽之间的所述第一半导体层的区域用于形成第一导电类型柱，所述第一导电类型柱和所述第二导电类型柱为交替排列的结构； 步骤四、在所述第一沟槽的底部表面和侧壁表面生长第二介质膜； 步骤五、用选择性刻蚀エ艺去除所述第一沟槽的底部表面的所述第二介质膜、保留所述第一沟槽的侧壁表面的所述第二介质膜； 步骤六、采用刻蚀エ艺对所述第一沟槽底部的所述第一半导体层进行刻蚀形成第二沟槽；刻蚀形成所述第二沟槽时，所述第一沟槽的区域外的所述第一半导体层用所述第一介质膜保护、所述第一沟槽的侧壁用所述第二介质膜保护； 步骤七、用选择性外延エ艺在所述第二沟槽中生长具有第二导电类型的第二半导体层，所述第二半导体层将所述第二沟槽完全填充，所述第二半导体层的顶部会过生长井延伸到所述第一沟槽中并从侧面将所述第一沟槽的侧壁表面的所述第二介质膜覆盖； 步骤八、对所述第二半导体层进行反刻，直至将所述第一沟槽的侧壁表面的所述第二介质膜完全暴露出来； 步骤九、将所述第一沟槽的侧壁表面的所述第二介质膜去除； 步骤十、用选择性外延エ艺在所述第一沟槽中生长具有第二导电类型的第三半导体层，所述第三半导体层将所述第一沟槽完全填充，所述第三半导体层的底部和所述第二半导体层的顶部连接形成一整体结构的半导体外延层； 步骤十一、用化学机...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：