【技术实现步骤摘要】
【国外来华专利技术】
如本文所述的实施例涉及电子器件制造的领域，并且具体地涉及基于III-V材料的器件的制造。
技术介绍
选择性区域外延可以用于在硅(Si)衬底上形成III-V MOS器件。通常，选择性区域外延是指穿过沉积在半导体衬底上的图案化电介质掩模的外延层的局部生长。然而，当III-V材料在Si衬底上生长时，产生缺陷。缺陷是由于III-V材料与Si之间的晶格失配以及从Si材料移动到III-V材料的无极性到极性转变。这些缺陷可以减小III-V材料中的载流子(例如电子、空穴或这两者)的迁移率。由于缺陷，用于互补金属氧化物半导体(“CMOS”)系统的基于III-V材料的器件、基于锗的器件或基于其它晶格失配材料的器件到Si衬底上的集成有困难。附图说明图1示出根据一个实施例的电子器件结构的横截面视图。图2是根据一个实施例的在第一缓冲层沉积在衬底上之后的类似于图1的横截面视图。图3是根据一个实施例的在第二缓冲层沉积到第一缓冲层上之后的类似于图2的横截面视图。图4是根据一个实施例的在器件层沉积到第二缓冲层上之后的类似于图3的横截面视图。图5是根据一个实施例的在薄盖层任选地生长在器件层上之后的...
【技术保护点】
一种基于III‑V材料的器件，包括：在硅衬底上的基于第一III‑V材料的缓冲层；在所述基于第一III‑V材料的缓冲层上的基于第二III‑V材料的缓冲层，所述第二III‑V材料包括铝；以及在所述基于第二III‑V材料的缓冲层上的基于III‑V材料的器件沟道层。
【技术特征摘要】
【国外来华专利技术】1.一种基于III-V材料的器件，包括：在硅衬底上的基于第一III-V材料的缓冲层；在所述基于第一III-V材料的缓冲层上的基于第二III-V材料的缓冲层，所述第二III-V材料包括铝；以及在所述基于第二III-V材料的缓冲层上的基于III-V材料的器件沟道层。2.如权利要求1所述的基于III-V材料的器件，其中，所述基于第二III-V材料的缓冲层具有与所述基于III-V材料的器件沟道层的晶格参数匹配的晶格参数。3.如权利要求2所述的基于III-V材料的器件，其中，所述基于III-V材料的器件沟道层包括InGaAs。4.如权利要求3所述的基于III-V材料的器件，其中，所述基于第一III-V材料的缓冲层具有与所述基于III-V材料的器件沟道层相等的晶格参数。5.如权利要求2所述的基于III-V材料的器件，其中，所述基于第一III-V材料的缓冲层具有在所述硅衬底的晶格参数与所述基于III-V材料的器件沟道层的晶格参数之间的晶格参数。6.如权利要求2所述的基于III-V材料的器件，其中，所述基于第一III-V材料的缓冲层具有与所述基于III-V材料的器件沟道层相等的晶格参数。7.如权利要求2所述的基于III-V材料的器件，其中，所述基于第一III-V材料的缓冲层的至少一部分具有三角形横截面剖面。8.如权利要求2所述的基于III-V材料的器件，其中，所述基于第二III-V材料的缓冲层包括AlAsSb。9.如权利要求2所述的基于III-V材料的器件，其中，盖层沉积在所述基于III-V材料的器件沟道层上。10.如权利要求2所述的基于III-V材料的器件，其中，所述基于第一III-V材料的缓冲层和所述基于第二III-V材料的缓冲层以及所述基于III-V材料的器件沟道层都被包括在具有至少2:1的高宽比(深度比宽度)的沟槽中，所述沟槽形成在绝缘层中。11.如权利要求2所述的基于III-V材料的器件，其中，鳍状物由所述基于第一III-V材料的缓冲层和所述基于第二III-V材料的缓冲层中的至少一个、以及所述基于III-V材料的器件沟道层形成。12.如权利要求2所述的基于III-V材料的器件，还包括基于负掺杂的III-V材料的源极，所述基于负掺杂的III-V材料的源极与被包括在所述基于III-V材料的器件沟道层中的沟道相邻。13.如权利要求2所述的基...
【专利技术属性】
技术研发人员：M·V·梅茨，J·T·卡瓦列罗斯，G·杜威，W·拉赫马迪，B·舒金，M·拉多萨夫列维奇，H·W·田，R·皮拉里塞泰，R·S·周，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。