【技术实现步骤摘要】
本专利技术涉及半导体制造领域，特别是涉及一种绝缘体上硅(silicon oninsulator,简称SOI)射频(Radio Frequency)器件及其制作方法。
技术介绍
半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅(bulksilicon)衬底的应用受到越来越多的限制。相反,绝缘体上娃衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。射频器件要求具有较小的寄生电容，其中衬底的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小寄生电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性和射频器件的运行速度。现有一种绝缘体上娃射频器件的结构如图1所示，绝缘体上娃衬底I包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层(BOX) 3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区(未标识)隔离开来...
【技术保护点】
一种绝缘体上硅射频器件，其特征在于，包括：绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中设置有两个或以上的有源区，相邻两个所述有源区被形成在所述绝缘体上硅衬底中的沟槽隔离开，所述沟槽暴露出部分所述高电阻率硅基板，暴露在所述沟槽中的高电阻率硅基板上覆盖有与高电阻率硅基板接触的非掺杂多晶硅层，所述沟槽的除被所述非掺杂多晶硅层填充以外的部分填充有绝缘层，所述绝缘层将所述顶层硅与非掺杂多晶硅层隔离开；形成在所述顶层硅及绝缘层上的金属互连结构，其包括形成在所述顶层硅及绝缘层上的层间介质层及位于所述层间介质层上方的金属层，至少...
【技术特征摘要】
1.一种绝缘体上硅射频器件，其特征在于，包括: 绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中设置有两个或以上的有源区，相邻两个所述有源区被形成在所述绝缘体上硅衬底中的沟槽隔离开，所述沟槽暴露出部分所述高电阻率硅基板，暴露在所述沟槽中的高电阻率硅基板上覆盖有与高电阻率硅基板接触的非掺杂多晶硅层，所述沟槽的除被所述非掺杂多晶硅层填充以外的部分填充有绝缘层，所述绝缘层将所述顶层娃与非掺杂多晶娃层隔离开； 形成在所述顶层硅及绝缘层上的金属互连结构，其包括形成在所述顶层硅及绝缘层上的层间介质层及位于所述层间介质层上方的金属层，至少有部分所述非掺杂多晶硅层上方覆盖有所述金属层。2.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，所述沟槽还暴露出部分所述埋入氧化层，部分所述绝缘层覆盖在暴露在所述沟槽中的埋入氧化层上，其余所述绝缘层覆盖在所述非掺杂多晶硅层上。3.根据权利要求1所述的绝缘体上硅射频器件，其特征在于，所述沟槽还暴露出部分所述埋入氧化层，整个所述绝缘层覆盖在暴露在所述沟槽中的埋入氧化层上。4.根据权利要求1至3任一项所述的绝缘体上硅射频器件，其特征在于，所述绝缘层的材料为氧化硅。5.根据权利要求1至3任一项所述的绝缘体上硅射频器件，其特征在于，所述沟槽的底壁位于所述高电阻率硅基板内。6.一种绝缘体上硅射频器件的制作方法，其特征在于，包括: 提供绝缘体上硅衬底，其包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层； 在所述绝缘体上硅衬底中形成暴露出部分所述埋入氧化层的第一沟槽，在所述第一沟槽内填充绝缘层，在所述绝缘层中形成暴露出部分所述高电阻率硅基板的第二沟槽，在所述第二沟槽内填充非掺杂多晶硅层，残留的所述绝缘层将所述顶层硅与非掺杂多晶硅层隔离开； 在所述顶层硅、绝缘层及非掺杂多晶硅层上形成金属互连结构，所述金属互连结构包括形成在所述顶层硅、绝缘层及非掺杂多晶硅层上的层间...
【专利技术属性】
技术研发人员：李乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。