阵列基板及显示装置制造方法及图纸

本实用新型专利技术涉及一种阵列基板及显示装置。一种阵列基板，涉及显示技术领域，该阵列基板包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元，所述像素单元中包括：像素电极、第一薄膜晶体管及公共电极，所述栅极和数据线通过第一薄膜晶体管驱动像素电极，所述公共电极线连接公共电极，所述公共电极线与所述数据线不交叠，所述公共电极线与所述栅线之间间隔有绝缘层。本实用新型专利技术还公开了一种包括上述阵列基板的显示装置。本实用新型专利技术将公共电极线和数据线设计成不交叠的形式，不会产生公共电极线和数据线的寄生电容，从而减轻了由于该寄生电容导致的画面泛绿现象。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示
，特别涉及一种阵列基板及显示装置。
技术介绍
传统的边缘场开关模式(Fringe Field Switching, FFS)、高级超维场转换(Advanced super Dimension Switch, ADS)模式显示技术中，公共电极线和栅线使用相同材料，同时沉积在TFT基板上，且公共电极线与栅线平行，同时与数据线有交叠部分，因而产生寄生电容Cd。(数据线和公共电极线之间的寄生电容)。公共电极线电压是通过DC直流直接输送到每个亚像素的公共电极上，由于公共电极线受到Cde的影响,容易发生画面泛绿(greenish)问题,影响显示效果,且在FFS或ADS模式下，面板尺寸越大，该问题越严重。
技术实现思路
(一)要解决的技术问题本技术要解决的技术问题是如何减轻或避免FFS或ADS模式的显示面板出现画面泛绿现象(二)技术方案为解决上述技术问题，本技术提供了一种阵列基板，包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元，所述像素单元中包括像素电极、第一薄膜晶体管及公共电极，所述栅极和数据线通过第一薄膜晶体管驱动像素电极，所述公共电极线连接公共电极，所述公共电极线与所述数据线不交叠，所述公共电极线与所述栅线之间间`隔有绝缘层。其中，所述公共电极线与所述数据线平行。其中，所述像素单元中设有一用于公共电极线与所述公共电极连接的第二薄膜晶体管，所述第二薄膜晶体管的栅极连接所述栅线，源漏极分别连接所述公共电极和公共电极线。其中，所述公共电极线与所述数据线位于同一层。本技术还提供了一种显示装置，包括如上述任一项所述的阵列基板。(三)有益效果本技术的阵列基板将公共电极线和数据线设计成不交叠的形式，不会产生公共电极线和数据线的寄生电容，从而减轻了由于该寄生电容导致的画面泛绿现象。附图说明图1是本技术实施例1的一种阵列基板结构示意图；图2是本技术实施例2的一种阵列基板结构示意图；图3是图2中沿A-A线的剖面图；图4是制作实施例2的阵列基板时在基板上形成栅线和栅极的示意图，其中(a)为平面示意图，(b)为沿(a)中沿A-A向的截面图；图5是在图4的基础上形成栅绝缘层的示意图，其中(a)为平面示意图，(b)为沿(a)中沿A-A向的截面图；图6是在图5的基础上形成两个薄I旲晶体管的不意图，其中(a)为平面不意图，(b)为沿(a)中沿A-A向的截面图；图7是在图6的基础上形成公共电极的示意图，其中(a)为平面示意图，(b)为沿(a)中沿A-A向的截面图。具体实施方式以下结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例用于说明本技术，但不用来限制本技术的范围。实施例1如图1所示，本实施例的阵列基板包括栅线1、数据线2、公共电极线6以及栅线I和数据线2之间形成的若干像素单元。像素单元中包括薄膜晶体管3、条状像素电极4和公共电极5。薄膜晶体管3的栅极连接栅线1，源漏极分别连接数据线2和条状像素电极4。公共电极5与条状像素电极4间隔有绝缘层(通常为钝化层)。为了减轻由于公共电极线6和数据线2的寄生电容导致的画面泛绿现象，本实施例中，在阵列基板上，将公共电极线6与数据线2平行设置，使公共电极线6与数据线2不产生交叠，避免了公共电极线6和数据线2形成的寄生电容。公共电极线6与公共电极5直接连接，且公共电极线6与栅线I之间间隔有栅绝缘层。本实施例中，由于公共电极线6与栅线I交叠，同样会产生公共电极线6与栅线I的寄生电容，但是栅线通常采用逐行扫描的形式，同一时刻不是所有的栅线都有电压，因此，画面泛绿现象会减轻。实施例2实施例1中由于公共电极线6与栅线I会发生交叠，而产生寄生电容，为了避免该寄生电容的产生，本实施例中，在阵列基板的每个像素单元中还设置了薄膜晶体管7，如图2和3所示，包括栅极71、有源层72、源极73及漏极74。薄膜晶体管7的栅极71连接栅线1，源极73和漏极74分别连接公共电极线6和公共电极5。如果没有薄膜晶体管7，亚像素(即像素单元)的公共电极5和公共电极线6是直接相连的，那么当前行的栅线I关闭，其他行栅线I在依次不断开关的同时，由于栅线I和公共电极线6的交叠电容的存在，会影响到公共电极线6的信号稳定性，进而影响到亚像素的公共电极5的电压；薄膜晶体管7的存在可以有效的减小该影响，当薄膜晶体管7关闭时，栅线对公共电极线6的耦合影响不会直接作用在亚像素的公共电极5上， 从而减小对亚像素的公共电极5的影响。实施例3本实施例提供了一种制作阵列基板的方法，包括在基板上形成包括栅线、第一栅极及栅绝缘层的图形；形成包括第一有源层、第一源极、第一漏极、数据线、公共电极及公共电极线的图形，使公共电极线连接所述公共电极，且与所述数据线不交叠；形成包括钝化层、过孔及像素电极的图形。其中，公共电极线与所述数据线平行。对实施例2的阵列基板，在形成第一栅极的同时还形成第二栅极的图形，在第一有源层的同时还形成第二有源层的图形；在形成第一源极、第一漏极和数据线的同时还形成第二源极、第二漏极和公共电极线的图形；公共电极线连接第二源极，形成第二源极、第二漏极和公共电极线的图形后形成公共电极的图形，公共电极连接第二漏极。下面以制作实施例2的阵列基板为例详细说明，其制作过程如图Γ7所示，包括步骤一在基板上形成包括栅线1、第一栅极31、第二栅极71及栅绝缘层9的图形。具体制作过程如图4中(a) (b)所示，在基板8 (通常是玻璃基板)上沉积(也可以是涂敷、溅射等多种方式)栅金属薄膜，通过构图工艺(构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)在基板8上形成包括栅线1、第一栅极31及第二栅极71的图形。如图5中(a) (b)所示，形成栅线1、第一栅极31及第二栅极71的图形后，在沉积栅绝缘薄膜以形成栅绝缘层9。步骤二 形成包括第一有源层32、第一源极33、第一漏极34、数据线2、第二有源层72、第二源极73、第二漏极74、公共电极5及公共电极线6的图形，使公共电极线6连接公共电极5，且与数据线2不交叠。具体制作过程如图6中(a) (b)所示。在步骤一的基板的基础上沉积半导体薄膜，通过构图工艺形成第一有源层32及第二有源层72。沉积源漏金属薄膜，通过构图工艺形成第一源极33、第一漏极34、数据线2、第二源极73、第二漏极74和公共电极线6的图形(第一有源层32、第一源极33、第一漏极34、数据线2、第一有源层32 、第二源极73、第二漏极74和公共电极线6也可采用灰调或半调掩膜板只进行一次构图工艺形成)。第二漏极74连接公共电极线6。由于公共电极线6和数据线2在同一层形成。为了避免公共电极线6与数据线2交叠，本实施例中公共电极线6与数据线2平行。如图7中(a) (b)所示，沉积透明导电薄膜(如ΙΤ0薄膜)，通过构图工艺形成公共电极5的图形，公共电极5与第二漏极74连接。其中(a)中未示出所有层级结构。步骤三如图2和3所示，形成包括钝化层10、过孔11 (图3中虚线框所示)及像素电极4的图形。其中图2中未示出所有层级结构。具体制作过程为在步骤二的基板的基础上沉积绝缘薄膜，通过构图工艺在像素电极4与第一漏极34接触的区域刻蚀过本文档来自技高网...

【技术保护点】
一种阵列基板，包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元，所述像素单元中包括：像素电极、第一薄膜晶体管及公共电极，所述栅极和数据线通过第一薄膜晶体管驱动像素电极，所述公共电极线连接公共电极，其特征在于，所述公共电极线与所述数据线不交叠，所述公共电极线与所述栅线之间间隔有绝缘层。

【技术特征摘要】
1.一种阵列基板，包括形成在基板上的多条公共电极线、栅线、数据线以及所述栅线和数据线之间形成的若干像素单元，所述像素单元中包括像素电极、第一薄膜晶体管及公共电极，所述栅极和数据线通过第一薄膜晶体管驱动像素电极，所述公共电极线连接公共电极，其特征在于，所述公共电极线与所述数据线不交叠，所述公共电极线与所述栅线之间间隔有绝缘层。2.如权利要求1所述的阵列基板，其特征在于，所述公...

【专利技术属性】
技术研发人员：刘家荣，姚之晓，林鸿涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：实用新型
国别省市：