阵列基板及显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板及显示装置，涉及显示领域，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时还可增强信号线绝缘度，降低面板功耗。所述阵列基板，包括：基板，设置于基板上的薄膜晶体管，像素电极，以及钝化层；钝化层覆盖薄膜晶体管，像素电极设置在钝化层的上方，还包括：图案化的色阻层和黑矩阵；色阻层设置在基板与栅绝缘层之间，并且分布在像素电极对应区域；黑矩阵设置在钝化层上，并且位于色阻层对应区域以外的区域。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及显示领域，尤其涉及一种阵列基板及显示装置。技术背景·液晶显示器现已广泛应用于各个显示领域，如家庭、公共场所、办公场及个人电子相关产品等。目前，液晶显示器已经从制作简单、成本低廉但视角较小的扭曲向列(TwistedNematic, TN)型液晶显不器，发展到多维电场(Advanced Super Dimension Switch,AD-SDS,简称ADS)型液晶显示器，以及基于ADS模式提出的高开ロ率的HADS型液晶显示器，无论哪ー种液晶显示器，其液晶面板的制作エ艺都是单独制造阵列(Array)基板和彩膜(Color Filter)基板，然后再将阵列基板和彩膜基板进行对位、成盒(Cell)。专利技术人发现在阵列基板与彩膜基板对位成盒时，由于对位精度的限制，极易出现对位偏差，而对位偏差又会导致漏光、透过率降低等不良；如果将黑矩阵做的足够宽来避免这些问题，又会损失面板的透过率，増加背光成本。
技术实现思路
本技术所要解决的技术问题在于提供一种阵列基板及显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。为达到上述目的，本技术的实施例采用如下技术方案一种阵列基板，包括基板，设置于所述基板上的薄膜晶体管、像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、半导体层、源极和漏扱；所述钝化层覆盖所述薄膜晶体管，所述像素电极设置在所述钝化层的上方，还包括图案化的色阻层和黑矩阵；所述色阻层设置在所述基板与所述栅绝缘层之间，并且分布在所述像素电极对应区域；所述黑矩阵设置在所述钝化层上，并且位于所述色阻层对应区域以外的区域。具体地，所述钝化层及所述钝化层上的所述黑矩阵，在所述薄膜晶体管的漏极对应位置设置有过孔，所述像素电极经所述过孔连接至所述漏扱。可选地，所述阵列基板，还包括公共电极，设置在所述基板与所述栅绝缘层之间，且设置在所述像素电极对应区域。可选地，所述像素电极为狭缝状。可选地，所述的阵列基板，还包括第二钝化层，覆盖在所述黑矩阵及所述像素电极上；公共电极，位于所述第二钝化层上方且设置在所述像素电极的对应区域。所述公共电极为狭缝状。本技术还提供一种显示装置，包括上述的任ー阵列基板。本技术提供的阵列基板及显示装置，涉及ー种设置有彩膜色阻和黑矩阵的阵列基板，该技术方案通过将图案化的色阻层设置在基板上，黑矩阵设置在钝化层上，降低了阵列基板与彩膜基板对位偏差对透过率的影响，可避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层可以作为栅极信号线(栅极线)绝缘层，降低栅极线的负载，保证像素充电；黑矩阵可以作为数据信号线(数据线)的绝缘层，降低数据线负载进而降低面板功耗，这对高分辨率产品尤其重要。附图说明图1为本技术实施例一提供的阵列基板的断面结构示意图；··图2为本技术实施例一中阵列基板的平面结构示意图ー；图3为本技术实施例一中阵列基板的平面结构示意图ニ ；图4为本技术实施例一中阵列基板在栅线附近的截面结构示意图；图5为本技术实施例一中阵列基板在数据线附近的截面结构示意图；图6为本技术实施例一中阵列基板制造方法的流程图；图7为本技术实施例ニ提供的阵列基板的结构示意图；图8为本技术实施例ニ中阵列基板的平面结构示意图；图9为本技术实施例ニ中阵列基板的制造方法流程图；图10为本技术实施例三提供的阵列基板的结构示意图；图11为本技术实施例三中阵列基板的平面结构示意图；图12为本技术实施例三中阵列基板的制造方法流程图。附图标记说明10-基板，11-钝化层，12-像素电极，13-色阻层，14-黑矩阵，15-过孔，16-薄膜晶体管，17-数据线，18-栅线，19-公共电极线，20-公共电极，21-栅极，22-栅绝缘层，23-有源层，24-源极，25-漏极，26-第二钝化层。具体实施方式本技术实施例提供一种阵列基板及显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时还可增强信号线绝缘度，降低面板功耗。本技术实施例提供一种阵列基板，该阵列基板包括基板，设置于基板上的薄膜晶体管，像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏扱，钝化层覆盖薄膜晶体管，像素电极设置在钝化层的上方，还包括图案化的色阻层和黑矩阵；所述色阻层设置在基板与栅绝缘层之间，并且分布在像素电极对应区域；所述黑矩阵设置在钝化层上，并且位于色阻层对应区域以外的区域。本实施例所述色阻层指覆盖在像素电极对应区域的红/绿/蓝三原色彩膜，本实施例中将色阻层和黑矩阵设置在阵列基板上，其中，色阻层位于阵列基板的基板上，黑矩阵设置在钝化层上，且位于色阻层对应区域(像素电极)以外的区域，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层及黑矩阵覆盖在信号线(例如栅线或数据线)之上，还可作为信号线的绝缘层，可降低信号线负载，进而降低面板功耗。以下结合附图对本技术实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本技术，并不用于限定本技术。实施例一如图1所示，本技术实施例提供ー种适用于TN产品(TN模式)的阵列基板，该阵列基板包括基板10，设置于基板10上薄膜晶体管，像素电极12，以及钝化层11，所述薄膜晶体管包括栅极(Gate)21，栅绝缘层(GI) 22，有源层(Active) 23，源极(Source) 24和·漏极25 (Drain);钝化层11覆盖薄膜晶体管，像素电极设置12设置在钝化层11的上方，此夕卜，还包括图案化的色阻层13和黑矩阵14 ；·其中，所述色阻层13设置在基板10与栅绝缘层22之间，并且分布在像素电极12对应区域；所述黑矩阵14设置在钝化层11上，并且位于色阻层13对应区域以外的区域。本实施例栅绝缘层在像素电极12对应区域的基板上直接设置有红/绿/蓝色块(色阻层13)，色阻层13上覆盖有栅绝缘层22，栅绝缘层22上覆盖钝化层11，像素电极12隔着栅绝缘层(GI) 22及钝化层11设置在色阻层13的上方。本实施例所述色阻层13，即为铺设在像素电极12对应区域的红/緑/蓝(R/G/B)色块，又称彩膜色阻层；黑矩阵14设置在钝化层11上，且分布在红/绿/蓝色块对应区域之外的区域。具体地紅/緑/蓝色块(色阻层13)覆盖像素电极12的对应区域，如图2中实线A包围的区域；黑矩阵14设置在红/绿/蓝色块(色阻层13)之外的区域，如图3中两条虚线B围成的区域。具体实施中，为防止漏光，紅/緑/蓝色块的覆盖范围一般稍微超出像素电极12的对应区域，与黑矩阵14覆盖区域的相接处存在重叠区域。本技术实施例提供的阵列基板，色阻层直接设置在基板上，制作时易获得平整、厚薄一致的红/绿/蓝色块，与现有技术中在彩膜基板的基板上制作色阻层一致，无需克服技术难题；另外，黑矩阵设置在钝化层上，因钝化层的粘附作用，黑矩阵能更牢固地粘合在阵列基板上。因此，本实施例的阵列基板因设置有色阻层和黑矩阵，可降低了阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，从而提高显示装置的本文档来自技高网...

【技术保护点】
一种阵列基板，包括：基板，设置于所述基板上的薄膜晶体管，像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；所述钝化层覆盖所述薄膜晶体管，所述像素电极设置在所述钝化层的上方，其特征在于，还包括：图案化的色阻层和黑矩阵；所述色阻层设置在所述基板与栅绝缘层之间，并且分布在所述像素电极对应区域；所述黑矩阵设置在所述钝化层上，并且位于所述色阻层对应区域以外的区域。

【技术特征摘要】
1.一种阵列基板，包括基板，设置于所述基板上的薄膜晶体管，像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；所述钝化层覆盖所述薄膜晶体管，所述像素电极设置在所述钝化层的上方，其特征在于，还包括图案化的色阻层和黑矩阵；所述色阻层设置在所述基板与栅绝缘层之间，并且分布在所述像素电极对应区域； 所述黑矩阵设置在所述钝化层上，并且位于所述色阻层对应区域以外的区域。2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层及所述钝化层上的所述黑矩阵，在所述薄膜晶体管的漏极对应位置设置有过孔，所述像素电极经所...

【专利技术属性】
技术研发人员：王国磊，马睿，胡明，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：实用新型
国别省市：