一种纳米线晶体管及其制备方法技术

本发明专利技术公开了一种纳米线晶体管及其制备方法，该纳米线晶体管包括纳米线结构，设置于所述纳米线结构表面的栅介质层，设置于所述栅介质层表面的栅极，以及分别设置于所述纳米线结构两端的源极和漏极；其中，所述纳米线结构包括锗硅纳米线和覆盖在所述锗硅纳米线表面的外延硅层。本发明专利技术通过在纳米线结构中引入拉应力，减小了电子的有效质量，增加了纳米线沟道中电子的迁移率，从而可以显著提高NMOS器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，特别涉及一种纳米线晶体管结构其制备方法。
技术介绍
近半个多世纪以来，集成电路行业的迅猛发展，为信息时代提供了硬件上的保障。 MOS器件是集成电路领域的重要元器件。由于更小尺寸的器件能够带来更大的开态电流、更高的速度、更小的面积等优势，因此，器件的按比例缩小贯穿了整个集成电路的发展史。但是，当传统MOS器件的特征尺寸缩小到纳米尺度之后，各种负面效应开始凸现出来，其中，由于等效栅氧化层厚度无法与器件尺寸等比例缩小，导致栅与沟道的耦合作用下降，引起了包括短沟效应、漏极感应势鱼降低(Drain Induction Barrier Lower, DIBL) 效应在内的诸多问题，造成了器件性能的下降。因此，如何抑制短沟效应，提高器件的栅控能力是一个重要课题。从器件架构的角度出发，通过改变栅叠层的结构达到提高栅控能力的目的是一种行之有效的方案，也是未来器件的发展方向。因此，基于·体娃和 SOI (Silicon-On-1nsulator)衬底，人们研究了多种多栅器件结构的特性及其未来发展的前景，诸如平面双栅(double-gate)、垂直双栅、鳍式场效晶体管(Fi本文档来自技高网...

【技术保护点】
一种纳米线晶体管，包括：纳米线结构；栅介质层，设置于所述纳米线结构表面；栅极，设置于所述栅介质层表面；源极和漏极，分别设置于所述纳米线结构两端；其特征在于，所述纳米线结构包括锗硅纳米线和覆盖在所述锗硅纳米线表面的外延硅层。

【技术特征摘要】
1.一种纳米线晶体管，包括 纳米线结构； 栅介质层，设置于所述纳米线结构表面； 栅极，设置于所述栅介质层表面； 源极和漏极，分别设置于所述纳米线结构两端；其特征在于， 所述纳米线结构包括锗娃纳米线和覆盖在所述锗娃纳米线表面的外延娃层。2.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线形状呈圆柱体。3.如权利要求2所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线的直径为10 30nmo4.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线中锗原子的摩尔百分比为20 60%。5.如权利要求1所述的一种纳米线晶体管，其特征在于，所述锗硅纳米线表面的外延娃层厚度为3 10nm。6.如权利要求1所述的一种纳米线晶体管，其特征在于，所述栅介质层为由二氧化硅、氮化硅或high-K介质材料中任意一种材料所构成的单层结构；或者是由二氧化硅、氮化娃或high-K介质材料中任意几种材料所构成的叠层结构。7.如权利要求1所述的一种纳米线晶体管，其特征在于，所述栅极材料为重掺杂多晶娃或金属。8.—种纳米线晶体管的制备方法，包括 提供半导体衬底结构，所述半导体结构自下而上依次包括半导体衬底层，绝缘介质层以及单晶锗硅层； 在所述单晶锗硅层表面依次沉积二氧化硅层、氮化硅层； 图案化所述氮化硅层、二氧化硅层以及单晶锗硅层，以形成纳米线图形区域和源漏图形区域； 去除所述纳米线图形区域的二氧化硅层及绝缘介质层，使所述纳米线图形...

【专利技术属性】
技术研发人员：范春晖，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：