RF LDMOS器件及制造方法技术

本发明专利技术公开了一种RF?LDMOS器件，其结构是，在P外延的左部形成有一P阱，右部形成有一漏端N型轻掺杂区；所述漏端N型轻掺杂区的右部形成有一漏端N型重掺杂区；所述漏端N型轻掺杂区的左部形成有一N型中掺杂区；所述漏端N型重掺杂区同所述N型中掺杂区不接触。本发明专利技术的RF?LDMOS器件，漏端N型轻掺杂区为横向非均匀N掺杂，靠近多晶硅栅的一边掺杂浓度相对较高，而靠近漏端的区域掺杂浓度相对较低，在保证器件具有较高击穿电压的同时，有效地降低了器件的导通电阻。本发明专利技术还公开了该种RF?LDMOS器件的制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及一种RF LDMOS器件及其制造方法。
技术介绍
RF LDMOS (射频横向扩散金属氧化物半导体)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM，PCS,W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。RF LDMOS器件的击穿电压BV与导通电阻Rdson是两个用来衡量器件性能的重要参数。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的RFLDMOS器件，其击穿电压需要达到IlOV以上。而导通电阻Rdson则会直接影响到器件的输出功率与增益等特性。常见的RF LDMOS器件的结构如图1所示。在P衬底I上形成有P外延10，在P外延10的左部形成有一 P阱11，右部形成有一漏端N型轻掺杂区12，所述P阱11与所述漏端N型轻掺杂区12不接触；所述P阱11上部形成有一源端N型重掺杂区24 ；所述漏端N型轻掺杂区12右端形成有一漏端N型重掺杂区21 ；N型重掺杂区21，24的N型杂质浓度比N型轻掺杂区12的N型杂质浓度高；`所述P阱11左侧接一 P型多晶硅或金属接触柱13 ；所述接触柱13连通至P衬底I ;所述源端N型重掺杂区24左侧的P阱11上部形成有一与所述P型多晶硅或金属接触柱13连通的P型重掺杂区22，P型重掺杂区22的P型杂质浓度比P阱11的P型杂质浓度闻;所述源端N型重掺杂区24右侧的P阱11上方，及所述P阱11与所述漏端N型轻掺杂区12之间的P外延10上方，形成有栅氧14 ；所述栅氧14上方形成有多晶硅栅15 ；所述多晶硅栅15上方，及所述漏端N型轻掺杂区12左部上方，形成有氧化层16 ；所述氧化层16右部上方形成有法拉第盾(Faraday shield) 17。这种RF LDMOS器件的结构，一般采用一步掺杂来实现其漏端N型轻掺杂区12，由于漏端N型轻掺杂漂移区12的掺杂浓度较低，所以在具有较大击穿电压BV的同时，也具有较大的导通电阻Rdson，二者是相互制约的。
技术实现思路
本专利技术要解决的技术问题是使RF LDMOS器件既具有较高击穿电压，又具有较低导通电阻。为解决上述技术问题，本专利技术提供了一种RF LDMOS器件，其结构是，在P外延的左部形成有一 P阱，右部形成有一漏端N型轻掺杂区，所述P阱与所述漏端N型轻掺杂区不接触；所述P阱上部形成有一源端N型重掺杂区；所述漏端N型轻掺杂区的右部形成有一漏端N型重掺杂区；所述漏端N型轻掺杂区的左部形成有一 N型中掺杂区；所述漏端N型重掺杂区同所述N型中掺杂区不接触；N型中掺杂区的N型杂质浓度，小于N型重掺杂区的N型杂质浓度，并且大于N型轻掺杂区的N型杂质浓度；所述源端N型重掺杂区右侧的P阱上方，及所述P阱与所述漏端N型轻掺杂区之间的P外延上方，及所述N型中掺杂区左侧的N型轻掺杂区上方，形成有栅氧；所述栅氧上方形成有多晶硅栅；所述多晶硅栅上方，及所述N型中掺杂区左部上方，形成有氧化层。较佳的，所述氧化层右部上方形成有法拉第盾。较佳的，所述P外延形成在P衬底上； 所述P阱左侧接P型多晶硅或金属接触柱；所述接触柱连通至P衬底。较佳的，所述源端N型重掺杂区下缘及右缘形成有源端N型轻掺杂区。较佳的，所述源端N型重掺杂区左侧的P阱上部形成有与所述P型多晶硅或金属接触柱连通的P型重掺杂区，P型重掺杂区的P型杂质浓度比P阱的P型杂质浓度高。为解决上述技术问题，本专利技术还提供了一种RF LDMOS器件的制造方法，其包括以下步骤一 .在P衬底上生长P外延；二 ·在P外延中形成一 P阱；三.在P外延上生长栅氧；四·在栅氧上淀积多晶硅；五.通过光刻胶定义多晶硅栅的位置及面积，多晶硅栅左端在所述P阱右部的上方，将多晶硅栅区域之外的栅氧及多晶硅刻蚀去除；六.保留多晶硅栅区域顶部的光刻胶，进行第一次轻掺杂N型离子注入，在多晶硅栅右侧的P外延上部形成一漏端N型轻掺杂区，在多晶硅栅左侧的P阱上部形成一源端N型轻掺杂区；七.通过光刻胶定义一 N型中掺杂区的位置及面积，进行第二次轻掺杂N型离子注入，在所述漏端N型轻掺杂区同多晶硅栅右侧邻接处上部形成该N型中掺杂区；八.通过光刻定义出一源端N型重掺杂区的位置及面积、一漏端N型重掺杂区的位置及面积，进行N离子注入，形成该源端N型重掺杂区及该漏端N型重掺杂区；该源端N型重掺杂区位于所述源端N型轻掺杂区的右部，该漏端N型重掺杂区位于所述漏端N型轻掺杂区的右部；通过光刻定义出一 P型重掺杂区的位置及面积，进行P离子注入，形成该P型重掺杂区；该P型重掺杂区位于所述漏端N型轻掺杂区的左部；九.进行后续工艺，形成氧化层、法拉第盾及P型多晶硅或金属接触柱。为解决上述技术问题，本专利技术还提供了另一种RF LDMOS器件的制造方法，其包括以下步骤一 .在P衬底上生长P外延；二.在P外延上生长栅氧；二·在栅氧上淀积多晶娃；四.通过光刻胶定义多晶硅栅的位置和面积，将多晶硅栅区域之外的栅氧及多晶娃刻蚀去除；五·保留多晶硅栅区域顶部的光刻胶，进行第一次轻掺杂N型离子注入，在多晶硅栅右侧的P外延上部形成一漏端N型轻掺杂区，在多晶硅栅左侧的P外延上部形成一源端N型轻掺杂区；六.通过光刻胶定义一 N型中掺杂区的位置及面积，进行第二次轻掺杂N型离子注入，在所述漏端N型轻掺杂区同多晶硅栅右侧邻接处上部形成该N型中掺杂区；七.通过自对准工艺在所述源端N型轻掺杂区下部的P外延中形成一 P阱；八.通过光刻定义出一源端N型重掺杂区的位置及面积、一漏端N型重掺杂区的位置及面积，进行N离子注入，形成该源端N型重掺杂区及该漏端N型重掺杂区；该源端N型重掺杂区位于所述源端N型轻掺杂区的右部，该漏端N型重掺杂区位于所述漏端N型轻掺杂区右部；通过光刻定义出一 P型重掺杂区的位置及面积，进行P离子注入，形成该P型重掺杂区；该P型重掺杂区位 于所述漏端N型轻掺杂区的左部；九.进行后续工艺，形成氧化层、法拉第盾及P型多晶硅或金属接触柱。较佳的，以垂线为零角度，第一次轻掺杂N型离子注入的注入角度为O 45度。本专利技术的RF LDMOS器件，漏端N型轻掺杂区为横向非均匀N掺杂，靠近多晶硅栅的一边掺杂浓度相对较高，而靠近漏端的区域掺杂浓度相对较低，通过对漏端N型轻掺杂区横向掺杂浓度的调节，在保证器件具有较高击穿电压的同时，有效地降低了器件的导通电阻。本专利技术的RF LDMOS器件的制造方法，在整个漏端N型轻掺杂区进行了第一次N型轻掺杂斜角离子注入后，在靠近栅极的部分区域又进行了第二次N型轻掺杂离子注入。第一次N型轻掺杂斜角离子注入，使得栅极下方的漏端N型轻掺杂区掺杂浓度较低，有助于改善碰撞电离情况，保证了器件具有较高的击穿电压；第二次离子注入采用光刻定义掺杂的区域，增加了部分漏端N型轻掺杂区的杂质浓度，可以改善漏端N型轻掺杂区的导电情况，从而降低器件的导通电阻。附图说明为了更清楚地说明本专利技术的技术方案，下面对本专利技术所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，本文档来自技高网...

【技术保护点】
一种RF?LDMOS器件，其特征在于，在P外延的左部形成有一P阱，右部形成有一漏端N型轻掺杂区，所述P阱与所述漏端N型轻掺杂区不接触；所述P阱上部形成有一源端N型重掺杂区；所述漏端N型轻掺杂区的右部形成有一漏端N型重掺杂区；所述漏端N型轻掺杂区的左部形成有一N型中掺杂区；所述漏端N型重掺杂区同所述N型中掺杂区不接触；N型中掺杂区的N型杂质浓度，小于N型重掺杂区的N型杂质浓度，并且大于N型轻掺杂区的N型杂质浓度；所述源端N型重掺杂区右侧的P阱上方，及所述P阱与所述漏端N型轻掺杂区之间的P外延上方，及所述N型中掺杂区左侧的N型轻掺杂区上方，形成有栅氧；所述栅氧上方形成有多晶硅栅；所述多晶硅栅上方，及所述N型中掺杂区左部上方，形成有氧化层。

【技术特征摘要】
1.ー种RF LDMOS器件，其特征在于，在P外延的左部形成有一P阱，右部形成有一漏端N型轻掺杂区，所述P阱与所述漏端N型轻掺杂区不接触； 所述P阱上部形成有一源端N型重掺杂区； 所述漏端N型轻掺杂区的右部形成有一漏端N型重掺杂区； 所述漏端N型轻掺杂区的左部形成有一 N型中掺杂区； 所述漏端N型重掺杂区同所述N型中掺杂区不接触； N型中掺杂区的N型杂质浓度，小于N型重掺杂区的N型杂质浓度，并且大于N型轻掺杂区的N型杂质浓度； 所述源端N型重掺杂区右侧的P阱上方，及所述P阱与所述漏端N型轻掺杂区之间的P外延上方，及所述N型中掺杂区左侧的N型轻掺杂区上方，形成有栅氧； 所述栅氧上方形成有多晶硅栅； 所述多晶硅栅上方，及所述N型中掺杂区左部上方，形成有氧化层。2.根据权利要求1所述的RFLDMOS器件，其特征在于， 所述氧化层右部上方形成有法拉第盾。3.根据权利要求2所述的RFLDMOS器件，其特征在于， 所述P外延形成在P衬底上； 所述P阱左侧接P型多晶硅或金属接触柱； 所述接触柱连通至P衬底。4.根据权利要求3所述的RFLDMOS器件，其特征在于， 所述源端N型重掺杂区下缘及右缘形成有源端N型轻掺杂区。5.根据权利要求3或4所述的RFLDMOS器件，其特征在于， 所述源端N型重掺杂区左侧的P阱上部形成有与所述P型多晶硅或金属接触柱连通的P型重掺杂区，P型重掺杂区的P型杂质浓度比P阱的P型杂质浓度高。6.根据权利要求5所述的RFLDMOS器件，其特征在于， P型重掺杂区的杂质为硼，浓度范围1E19 1E21个原子每立方厘米。7.根据权利要求6所述的RFLDMOS器件，其特征在于， N型杂质为磷或神，N型重掺杂区的N型杂质浓度范围为1E19 1E21个原子每立方厘米，N型中掺杂区的N型杂质浓度范围为5E17 lE18cm个原子每立方厘米，N型轻掺杂区的N型杂质浓度范围为1E15 5E17个原子每立方厘米。8.一种权利要求4所述的RF LDMOS器件的制造方法，其特征在于，包括以下步骤 一 在P衬底上生长P外延； ニ.在P外延中形成一P阱； 三.在P外延上生长栅氧； 四.在栅氧上淀积多晶硅； 五.通过光刻胶定义多晶硅栅的位置及面积，多晶硅栅左端在所述P阱右部的上方，将多晶硅栅区域之外的栅氧及多晶硅刻蚀去除； 六.保留多晶硅栅区域顶部的光刻胶，进行第一次轻掺杂N型离子注入，在多晶硅栅右侧的P外延上部形成一漏端N型轻掺杂区，在多晶硅栅左侧的P阱上部形成一源端N型轻掺杂区；七.通过光刻胶定义一N型中掺杂区的位置及面积，进行第二次轻掺杂N型离子注入，在所述漏端N型轻掺杂区同多晶硅栅右侧邻接处上部形成该N型中掺杂区； 八.通过光刻定义出一源端N型重掺杂区的位置及面积、一漏端N型重掺杂区的位置及面积，进行N离子注入，形成该源端N型重掺杂区及该漏端N型重掺杂区；该源端N型重掺杂区位于所述源端N型轻掺杂区的右部，该漏端N型重掺杂区位于所述漏端N型轻掺杂区的右部； 通过光刻定义出一 P型重掺杂区的位置及面积，进行P离子注入，形成该P型重掺杂区；该P型重掺杂区位于所述漏端N型轻掺杂区的左部； 九.进行后续エ艺，形成氧化层、法拉第盾及P型多晶硅或金属接触柱。9.根据权利要求8所述的制造方法，其特征在干， 步骤ニ中，通过P离子注入及高温推阱在P外延中形成一 P阱。10.根据权利要求9所述的制造方法，其特征在干， 所述P阱的P离子注入的杂质为硼，注入能量范围为30 80KeV，注入剂量范围为IE12 IE14个原子每平方厘米； 高温推阱的温度范围为800 1200°C，时间为10 200分钟。11.根据...

【专利技术属性】
技术研发人员：李娟娟，慈朋亮，钱文生，韩峰，董金珠，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：