MOSFET及其制造方法技术

技术编号:8131790 阅读:192 留言:0更新日期:2012-12-27 04:26
本申请公开了一种MOSFET及其制造方法,其中所述MOSFET包括:SOI晶片,所述SOI晶片包括半导体衬底、绝缘埋层和半导体层;栅叠层,所述栅叠层位于半导体层上;源区和漏区,所述源区和漏区位于所述半导体层中且位于所述栅堆叠两侧;沟道区,位于所述半导体层中且夹在所述源区和漏区之间;其中,所述MOSFET还包括位于所述半导体衬底中的背栅,并且其中,所述背栅包括第一至第三补偿注入区,第一补偿注入区位于源区和漏区下方;第二补偿注入区沿着远离沟道区的方向延伸并且与第一补偿注入区邻接;第三补偿注入区位于沟道区的下方并且与第一补偿注入区邻接。该MOSFET可以通过改变背栅中的掺杂类型而实现对阈值电压的调节,并且还可以减小与背栅相关的寄生电容和接触电阻。

【技术实现步骤摘要】

本专利技术涉及ー种MOSFET及其制造方法,更具体地,涉及ー种具有背栅的MOSFET及其制造方法。
技术介绍
集成电路技术的ー个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例縮小,以提高集成度和降低制造成本。然而,众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例縮小,栅极的有效长度减小,使得实际上由栅极电压控制的耗尽层电荷的比例減少,从而阈值电压随沟道长度减小而下降。在MOSFET中,一方面希望提高器件的阈值电压以抑制短沟道效应,另一方面也可 能希望减小器件的阈值电压以降低功耗,例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。沟道掺杂是调节阈值电压的已知方法。然而,如果通过增加沟道区的杂质浓度来提高器件的阈值电压,则载流子的迁移率变小,引起器件性能变劣。并且,沟道区中高掺杂的离子可能与源区和漏区和沟道区邻接区域的离子中和,使得所述邻接区域的离子浓度降低,引起器件电阻増大。Yan等人在"Scaling the Si MOSFET From bulk to SOI to bulk" , IEEETrans.El本文档来自技高网...

【技术保护点】
一种MOSFET,包括:SOI晶片,所述SOI晶片包括半导体衬底、绝缘埋层和半导体层,所述绝缘埋层位于所述半导体衬底上,所述半导体层位于所述绝缘埋层上;栅叠层,所述栅叠层位于半导体层上;源区和漏区,所述源区和漏区位于所述半导体层中且位于所述栅堆叠两侧;沟道区,位于所述半导体层中且夹在所述源区和漏区之间;其中,所述MOSFET还包括位于所述半导体衬底中的背栅,并且其中,所述背栅包括第一至第三补偿注入区,第一补偿注入区位于源区和漏区下方;第二补偿注入区沿着远离沟道区的方向延伸并且与第一补偿注入区邻接;第三补偿注入区位于沟道区的下方并且与第一补偿注入区邻接。

【技术特征摘要】

【专利技术属性】
技术研发人员:朱慧珑许淼梁擎擎
申请(专利权)人:中国科学院微电子研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1