本发明专利技术公开了一种功率晶体管组件，包括一衬底、一第一外延层、一扩散掺杂区、一第二外延层、一基体掺杂区以及一源极掺杂区。衬底、第一外延层、第二外延层以及源极掺杂区具有一第一导电类型，且扩散掺杂区以及基体掺杂区具有第二导电类型。第一外延层与第二外延层依序设于衬底上，且扩散掺杂区设于第一外延层中。基体掺杂区设于第二外延层中，并与扩散掺杂区相接触，且源极掺杂区设于基体掺杂区中。第二外延层的掺杂浓度小于第一外延层的掺杂浓度。借此，在第二外延层中形成基体掺杂区的步骤中可降低掺杂于第二外延层中的离子浓度，进而可稳定控制功率晶体管组件的沟道区的浓度。
【技术实现步骤摘要】
本专利技术涉及一种，尤其涉及一种具有超级接口的。
技术介绍
在功率晶体管组件中，漏极与源极间导通电阻RDS(on)的大小系与组件的功率消耗成正比，因此降低导通电阻RDS(on)的大小可减少晶体管组件所消耗的功率。于导通电阻中，用于耐压的外延层所造成的电阻值所占的比例系为最高。虽然增加外延层中导电物 质的掺杂浓度可降低外延层的电阻值，但外延层的作用系为用于承受高电压。若增加掺杂浓度会降低外延层的崩溃电压，因而降低功率晶体管组件的耐压能力。因此发展出一种具有超级接口(super junction)结构的功率晶体管组件，以兼具高耐压能力以及低导通电阻。请参考图I,图I为公知具有超级接口结构的功率晶体管组件的剖面示意图。如图I所示，功率晶体管组件10包括一 N型衬底12、一 N型外延层14、多个P型外延层16、多个P型基体掺杂区18、多个N型源极掺杂区20、多个包含一栅极22a、其下方的栅极氧化层22b及其周围的栅极绝缘层22c的栅极结构22、一源极金属层24以及一漏极金属层26。N型外延层14具有多个深沟槽28，且各P型外延层16系分别填入各深沟槽28内，使N型外延层14与各P型外延层16沿一水平方向依序交替设置。并且，各P型基体掺杂区18设于各P型外延层16上，且N型源极掺杂区20设于各P型基体掺杂区18中。各栅极结构22分别设于相邻P型基体掺杂区18间的N型外延层14上。源极金属层24形成于N型外延层14的上表面且连接于N型源极掺杂区20及P型基体掺杂区18，且电性连接于P型外延层16。漏极金属层26形成于N型衬底12的下表面且连接于N型衬底12，并电性连接于N型外延层14。而N型外延层14与P型外延层16形成的接口即为超级接口。传统未具有超级接口结构的功率晶体管组件的耐压是由P型基体掺杂区与N型外延层所形成的垂直电场决定，而具有超级接口结构的功率晶体管组件的耐压系经由超级接口所形成的额外横向电场来提升。因此，具有超级接口结构的功率晶体管组件不需随着耐压提高而降低N型外延层的掺杂浓度，进而导致导通电阻的上升。所以，具有超级接口结构的功率晶体管组件可以经由提升N型外延层的掺杂浓度来降低导通电阻，且同时维持高崩溃电压。然而，虽然增加N型外延层的掺杂浓度可降低功率晶体管组件的导通电阻，但在N型外延层中形成P型基体掺杂区亦需提高所掺杂P型离子的浓度来改变导电类型。借此，所形成的P型基体掺杂区的浓度不易控制且浓度过高，使功率晶体管组件的沟道区的不稳定，造成功率晶体管组件的临界电压的控制不易。有鉴于此，在维持高耐压与低导通电阻的情况下稳定控制功率晶体管组件的临界电压实为业界努力的目标
技术实现思路
本专利技术的目的是提供一种，以在维持高耐压与低导通电阻的情况下稳定控制且降低功率晶体管组件的临界电压。为达上述的目的，本专利技术提供一种功率晶体管组件，其包括一衬底、一第一外延层、一扩散掺杂区、一第二外延层、一基体掺杂区、一源极掺杂区以及一栅极结构。衬底具有一第一导电类型。第一外延层设于衬底上，且具有第一导电类型，其中第一外延层具有一第一掺杂浓度。扩散掺杂区设于第一外延层中，且具有不同于第一导电类型的一第二导电类型。第二外延层设于第一外延层与扩散掺杂区上，且具有第一导电类型，其中第二外延层具有一第二掺杂浓度，且第二掺杂浓度小于第一掺杂浓度。基体掺杂区设于第二外延层中，并与扩散掺杂区相接触，且基体掺杂区具有第二导电类型。源极掺杂区设于基体掺杂区中，且具有第一导电类型。栅极结构设于第二外延层与源极掺杂区之间的基体掺杂区上。为达上述的目的，本专利技术另提供一种功率晶体管组件，其包括一衬底、一第一外延层、一扩散掺杂区、一第二外延层、一栅极结构以及一源极掺杂区。衬底具有一第一导电类型。第一外延层设于衬底上，且具有不同于第一导电类型的一第二导电类型，其中第一外延层具有一第一电阻系数。扩散掺杂区设于第一外延层中，且具有第一导电类型。第二外延层设于第一外延层与扩散掺杂区上，并具有第二导电类型，且第二外延层具有至少一穿孔，其中第二外延层具有一第二电阻系数，且第二电阻系数大于第一电阻系数。栅极结构设于穿孔中。源极掺杂区设于穿孔的一侧的第二外延层中，且源极掺杂区具有第一导电类型。为达上述的目的，本专利技术又提供一种功率晶体管组件的制作方法。首先，提供一衬底，且衬底具有一第一导电类型。然后，于衬底上形成一第一外延层，且第一外延层具有第一导电类型，其中第一外延层具有一第一掺杂浓度。接着，于第一外延层上形成一第二外延层，且第二外延层具有第一导电类型，其中第二外延层具有一第二掺杂浓度，且第二掺杂浓度小于第一掺杂浓度。随后，于第一外延层中形成一扩散掺杂区，且扩散掺杂区具有不同于第一导电类型的一第二导电类型。其后，于第二外延层上形成一栅极结构。接着，于第二外延层中形成一基体掺杂区，且基体掺杂区与扩散掺杂区相接触，并具有第二导电类型。然后，于基体掺杂区中形成一源极掺杂区，且源极掺杂区具有第一导电类型。为达上述的目的，本专利技术再提供一种功率晶体管组件的制作方法。首先，提供一衬底，且衬底具有一第一导电类型。接着，于衬底上形成一第一外延层，且第一外延层具有不同于第一导电类型的一第二导电类型，其中第一外延层具有一第一电阻系数。然后，于第一外延层上形成一第二外延层，第二外延层具有第二导电类型，且第二外延层具有至少一穿孔，其中第二外延层具有一第二电阻系数，且第二电阻系数大于第一电阻系数。随后，于第一外延层中形成一扩散掺杂区，且扩散掺杂区具有第一导电类型。接着，于穿孔中形成一栅极结构。然后，于穿孔的一侧的第二外延层中形成一源极掺杂区，且源极掺杂区具有第一导电类型。综上所述，本专利技术调整位于第一外延层上的第二外延层的掺杂浓度至小于第一外延层的掺杂浓度，以于第二外延层中形成P型基体掺杂区的步骤中降低掺杂于第二外延层中的P型离子的浓度，进而可稳定控制功率晶体管组件的沟道区的浓度。借此，功率晶体管组件的临界电压可被降低且有效地控制。并且，在第二外延层作为功率晶体管组件的漏极时，由于第一外延层的厚度大于第二外延层的厚度，因此调整第二掺杂浓度至小于第一掺杂浓度使第一外延层的第一电阻系数小于第二外延层的第二电阻系数，更可降低功率晶体管组件的导通电阻。附图说明图I是公知具有超级接口结构的功率晶体管组件的剖面示意图。图2至图8是本专利技术一第一优选实施例的功率晶体管组件的制作方法示意图。图9至图13是本专利技术一第二优选实施例的功率晶体管组件的制作方法示意图。图14至图19是本专利技术一第三优选实施例的功率晶体管组件的制作方法示意图。图20至图21是本专利技术一第四优选实施例的功率晶体管组件的制作方法示意图。 其中，附图标记说明如下10功率晶体管组件 12衬底14 N型外延层16 P型外延层18基体掺杂区20源极掺杂区22 栅极结构24 源极金属层26 漏极金属层28 深沟槽100功率晶体管组件102衬底104第一外延层104a沟槽106第二外延层106a穿孔108垫层108a下层垫层108b上层垫层110硬掩膜层112掺质来源层114扩散掺杂区116绝缘层118栅极绝缘层120栅极导电层122栅极结构124基体掺杂区126源极掺杂区128衬垫层130介电层132接触洞134接触插塞136源极金属层200功率晶体管本文档来自技高网...
【技术保护点】
一种功率晶体管组件，其特征在于，包括：一衬底，具有一第一导电类型；一第一外延层，设于该衬底上，且具有该第一导电类型，其中该第一外延层具有一第一掺杂浓度；一扩散掺杂区，设于该第一外延层中，且具有不同于该第一导电类型的一第二导电类型；一第二外延层，设于该第一外延层与该扩散掺杂区上，且具有该第一导电类型，其中该第二外延层具有一第二掺杂浓度，且该第二掺杂浓度小于该第一掺杂浓度；一基体掺杂区，设于该第二外延层中，并与该扩散掺杂区相接触，且该基体掺杂区具有该第二导电类型；一源极掺杂区，设于该基体掺杂区中，且具有该第一导电类型；以及一栅极结构，设于该第二外延层与该源极掺杂区之间的该基体掺杂区上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林永发，徐守一，吴孟韦，陈面国，张家豪，陈家伟，
申请(专利权)人：茂达电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。