静电放电保护单元及半导体器件制造技术

提出了一种静电放电(ESD)保护单元及包含该ESD保护单元的半导体器件。根据本公开的实施例，所述ESD保护单元包括构图的半导体层，该半导体层包含环状的第一部分，其具有外轮廓线和内轮廓线，该外轮廓线和该内轮廓线均为波浪线并且实质上相互平行；该轮廓线和内轮廓线之间的中线也是波浪线，实质上与该外轮廓线和内轮廓线平行，并且该中线上每一点处的曲率均实质上相同。根据本公开实施例的ESD保护单元，由于其所述第一部分可以看作由宽度基本上处处一致的波浪带围成且整体弯曲程度处处一致，因而在该第一部分中沿所述中线的法线方向制作的PN结耐压性能提高，并且PN结的面积增大，有助于提升ESD保护单元的电流处理能力。

【技术实现步骤摘要】

本公开的实施例涉及半导体器件，尤其涉及具有静电保护单元的半导体器件及其中的静电放电保护单元。
技术介绍
在大多数实际应用中，对半导体器件提供静电放电(ESD)保护是必要的。由ESD引起的高压大电流可能瞬间超出半导体器件允许的承受范围，从而对半导体器件造成严重损害。因此，为了防止ESD对诸如金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)、双扩散金属氧化物半导体场效应晶体管(DMOS)等半导体器件造成例如栅氧化层击穿等损害，可以在这些半导体器件的栅极和源极之间耦接ESD保护单元。这样，在因 静电放电(ESD)产生的电压高于一定值(例如，该值可以设定为低于这些半导体器件的栅氧化层的击穿电压值)时，可以使该ESD保护单元导通，从而为ESD的能量释放提供通路。当今，为了降低产品尺寸及生产成本，通常希望将ESD保护模块集成于半导体器件中。图1示出了一种常用的可集成于半导体器件中的ESD保护单元50的平面俯视示意图。ESD保护单元50 —般通过对多晶硅层51进行P型和N型掺杂而形成交替排布的P型掺杂区Sl1和N型掺杂区512而形成。相邻的P型掺杂区Sl1和N型掺杂区512之间构成PN结，从而ESD保护单元50包括串联的PN 二极管组。该串联的PN 二极管组50通常被耦接于半导体器件(例如M0SFET、JFET、DMOS等)的栅极金属和源极金属之间以为半导体器件的栅氧化层提供ESD保护。ESD保护单元50的形状(包括多晶硅层51及各P型掺杂区Sl1和N型掺杂区512的形状)对ESD保护单元50的性能有较大影响。仍参考图1，ESD保护单元50通常制作成具有圆角的闭合方形。由于该闭合方形的圆角处SO1的曲率较大，与该闭合方形的边上502的曲率不同，因此在该ESD保护单元50通电时，电场分布不均匀。在曲率相对较大的部分(例如圆角处SO1)的电场强度相对较强，相对于曲率相对较小的部分(例如边上502)更易被击穿，限制了 ESD保护单元50的耐击穿电压。另外P型掺杂区Sl1和N型掺杂区512之间构成的PN结的面积也是影响ESD保护单元性能的一个重要因素。在ESD保护单元50的厚度(即，多晶硅层51及各P型掺杂区511和N型掺杂区512的厚度)一定的情况下，PN结的面积取决于各个P型掺杂区Sl1和N型掺杂区512之间构成的PN结的周长，在图1中则体现为ESD保护模块50的闭合方形轮廓线的周长。增大ESD保护模块50的形状的周长则可以增大每个PN结的面积，减小每个PN结的电阻，从而改善ESD保护模块50的电流导通能力和电流均匀性，从而为该半导体器件10提供更好的ESD保护。
技术实现思路
针对现有技术中的一个或多个问题，本公开的实施例提供一种包可以集成于半导体器件中的ESD保护单元及包含该ESD保护单元的半导体器件。在本公开的一个方面，提出了一种静电放电保护单元，包括构图的半导体层，该构图的半导体层包括环状的第一部分，所述环状的第一部分具有外轮廓线和内轮廓线，该外轮廓线和该内轮廓线均为波浪线并且实质上相互平行；其中，该外轮廓线和该内轮廓线之间的中线也是波浪线，实质上与所述外轮廓线和所述内轮廓线平行，并且该中线上每一点处的曲率均实质上相同。根据本公开的实施例，所述第一部分具有沿所述中线的法线方向交替排布于所述外轮廓线和所述内轮廓线之间的多个第一导电类型掺杂区和第二导电类型掺杂区，所述第二导电类型与所述第一导电类型相反，并且每个第一导电类型掺杂区的宽度实质上处处均匀一致，每个第二导电类型掺杂区的宽度也实质上处处均匀一致。根据本公开的实施例，所述中线由交替的凹形弧线和凸形弧线构成，该凹形弧线向所述环状的第一部分的内侧隆起，该凸形弧线向所述环状的第一部分的外侧隆起，该凹形弧线的半径和该凸形弧线的半径实质上相等。根据本公开的实施例，所述第一部分由交替的凹形弧段和凸形弧段构成，该凹形弧段向所述环状的第一部分的内侧隆起，该凸形弧段向所述环状的第一部分的外侧隆起，该凹形弧段的内径与该凸形弧段的内径实质上相等，该凹形弧段的外径和该凸形弧段的外径实质上相等。 根据本公开的实施例，所述多个第一导电类型掺杂区和第二导电类型掺杂区包括第一导电类型的中间掺杂区和由该中间掺杂区开始向该中间掺杂区的两侧对称交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区，其中所述中间掺杂区沿所述中线形成。根据本公开的实施例，所述环状的第一部分整体上大致呈方形环状；该方形环状的所述中线，在该方形环状拐角处的弧线的弧度比在该方形环状的边上的弧线的弧度大H/2 ;并且该方形环状的所述中线，在该方形环状的边上的凹形弧线和凸形弧线的弧度实质上相等。根据本公开的实施例，所述环状的第一部分整体上大致呈圆形环状，该圆形环状的所述中线的凹形弧线的弧度和其凸形弧线的弧度相差一个固定的角度。根据本公开的实施例，所述构图的半导体层可以进一步包括饼状的第二部分，该第二部分的轮廓线与所述第一部分的内轮廓线重合，并且该第二部分的掺杂类型与所述多个第一导电类型掺杂区和第二导电类型掺杂区中的位于所述第一部分最内侧的掺杂区的掺杂类型相反。在本公开的一个方面，提出了一种半导体器件，包括衬底；晶体管，形成于衬底中，具有漏区、栅区和源区；静电放电保护单元，形成于衬底上方，包括构图的半导体层；以及静电放电隔离层，形成于衬底表面上，将所述静电放电保护单元与衬底隔离；其中，所述构图的半导体层包括环状的第一部分，该环状的第一部分具有外轮廓线和内轮廓线，该外轮廓线和该内轮廓线均为波浪线并且实质上相互平行；所述外轮廓线和所述内轮廓线之间的中线也是波浪线，与所述外轮廓线和所述内轮廓线实质上平行，并且该中线上每一点处的曲率均实质上相同；以及，所述第一部分具有沿所述中线的法线方向交替排布于所述外轮廓线和所述内轮廓线之间的多个第一导电类型掺杂区和第二导电类型掺杂区，所述第二导电类型与所述第一导电类型相反，并且每个第一导电类型掺杂区的宽度实质上处处均匀一致，每个第二导电类型掺杂区的宽度也实质上处处均匀一致。根据本公开的实施例，所述静电放电保护单元耦接于所述晶体管的栅区和源区之间。根据本公开的实施例，所述半导体器件可以进一步包括层间介电层，覆盖所述衬底和所述静电放电保护单元；栅极金属，形成于所述层间介电层上，通过层间介电层中的第一通孔耦接所述栅区；源极金属，形成于所述层间介电层上，与所述栅极金属之间具有隔离间隙，通过层间介电层中的第二通孔耦接所述源区；其中，所述静电放电保护单元通过层间介电层中的第三通孔耦接所述源极金属，并通过层间介电层中的第四通孔耦接所述栅极金属。根据本公开的实施例，所述栅极金属可以具有焊盘部分和走线部分；所述构图的半导体层和静电放电隔离层可以环绕所述焊盘部分形成所述环状；所述静电放电保护单元中位于所述第一部分最外环的第一导电类型掺杂区通过层间介电层中的第三通孔耦接所述源极金属；所述静电放电保护单元中位于所述第一部分最内环的第一导电类型掺杂区通 过层间介电层中的第四通孔耦接所述焊盘部分。根据本公开的实施例，所述构图的半导体层可以进一步包括饼状的第二部分，该第二部分的轮廓线与所述第一部分的内轮廓线重合，并且该第二部分的掺杂类型与所述多个第一导电类型掺杂区和第二导电类型掺杂区中的位于所本文档来自技高网...

【技术保护点】
一种静电放电保护单元，包括：构图的半导体层，该构图的半导体层包括环状的第一部分，所述环状的第一部分具有外轮廓线和内轮廓线，该外轮廓线和该内轮廓线均为波浪线并且实质上相互平行；其中，所述外轮廓线和所述内轮廓线之间的中线也是波浪线，实质上与所述外轮廓线和所述内轮廓线平行，并且该中线上每一点处的曲率均实质上相同；以及，所述第一部分具有沿所述中线的法线方向交替排布于所述外轮廓线和所述内轮廓线之间的多个第一导电类型掺杂区和第二导电类型掺杂区，所述第二导电类型与所述第一导电类型相反，并且每个第一导电类型掺杂区的宽度实质上处处均匀一致，每个第二导电类型掺杂区的宽度也实质上处处均匀一致。

【技术特征摘要】
1.一种静电放电保护单元，包括构图的半导体层，该构图的半导体层包括环状的第一部分，所述环状的第一部分具有外轮廓线和内轮廓线，该外轮廓线和该内轮廓线均为波浪线并且实质上相互平行；其中， 所述外轮廓线和所述内轮廓线之间的中线也是波浪线，实质上与所述外轮廓线和所述内轮廓线平行，并且该中线上每一点处的曲率均实质上相同；以及，所述第一部分具有沿所述中线的法线方向交替排布于所述外轮廓线和所述内轮廓线之间的多个第一导电类型掺杂区和第二导电类型掺杂区，所述第二导电类型与所述第一导电类型相反，并且每个第一导电类型掺杂区的宽度实质上处处均匀一致，每个第二导电类型掺杂区的宽度也实质上处处均匀一致。2.如权利要求1所述的静电放电保护单元，其中，所述中线由交替的凹形弧线和凸形弧线构成，所述凹形弧线向所述环状的第一部分的内侧隆起，所述凸形弧线向所述环状的第一部分的外侧隆起，所述凹形弧线的半径和所述凸形弧线的半径实质上相等。3.如权利要求1所述的静电放电保护单元，其中所述第一部分由交替的凹形弧段和凸形弧段构成，所述凹形弧段向所述环状的第一部分的内侧隆起，所述凸形弧段向所述环状的第一部分的外侧隆起，所述凹形弧段的内径与所述凸形弧段的内径实质上相等，所述凹形弧段的外径和所述凸形弧段的外径实质上相等。4.如权利要求1所述的静电放电保护单元，其中所述多个第一导电类型掺杂区和第二导电类型掺杂区包括第一导电类型的中间掺杂区和由该中间掺杂区开始向该中间掺杂区的两侧对称交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区，其中所述中间掺杂区沿所述中线形成。5.如权利要求1所述的静电放电保护单元，其中所述环状为方形环状；该方形环状的所述中线，在该方形环状拐角处的弧线的弧度比在该方形环状的边上的弧线的弧度大 η/2 ;并且该方形环状的所述中线，在该方形环状的边上的凹形弧线和凸形弧线的弧度实质上相等。6.如权利要求1所述的静电放电保护单元，其中所述环状为圆形环状，所述中线的凹形弧线的弧度和所述中线的凸形弧线的弧度相差一个固定的角度。7.如权利要求1所述的静电放电保护单元，其中所述半导体层进一步包括饼状的第二部分，该第二部分的轮廓线与所述第一部分的内轮廓线重合，并且该第二部分的掺杂类型与所述多个第一导电类型掺杂区和第二导电类型掺杂区中的位于所述第一部分最内侧的掺杂区的掺杂类型相反。8.一种半导体器件，包括衬底；晶体管，形成于衬底中，具有漏区、栅区和源区；静电放电保护单元，形成于衬底上方，包括构图的半导体层；以及静电放电隔离层，形成于衬底表面上，将所述静电放电保护单元与衬底...

【专利技术属性】
技术研发人员：马荣耀，李铁生，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：