【技术实现步骤摘要】
本申请涉及一种通用型输入/输出端口电路。
技术介绍
1、通用型输入/输出端口(general purpose input/output，gpio)是常见的芯片端口。在芯片内部，对应于每个gpio端口均设置有gpio电路。一个gpio电路通常包括输入电路和输出电路，通过控制输入电路可使该gpio电路工作在输入浮空模式、输入上拉模式等多种模式之中的一种，而通过控制输出电路可使其工作在推挽输出、开漏输出等多种模式之中的一种。
2、通常，输出电路包括串联于工作电压输出端与参考地之间的一个p型金属氧化物半导体场效应晶体管(pmos)和一个n型金属氧化物半导体场效应晶体管(nmos)。当gpio电路工作于推挽模式时，控制电路使pmos导通而nmos关断以将gpio端口电压拉高至与工作电压输出端同电位，或者控制电路使pmos关断而nmos导通以将gpio端口电压拉低至参考地电位。
3、然而，由于体二极管的存在，当芯片内部存在多个可供选择的电压或者外设装置的电压存在变化时，关断pmos后可能会造成倒灌，严重情况下可能造成芯片功能异常和损坏。
技术实现思路
1、本申请的目的在于提供一种通用型输入/输出端口电路。当芯片内部存在多个可供选择的电压或者外设装置的电压存在变化时，能够避免倒灌。此外，通过在该通用型输入/输出端口电路中增设led驱动电路和/或上拉高压电路，该通用型输入/输出端口电路可根据实际应用需要灵活地工作在多种模式下。
2、根据本申请的一个实施例，该通用
3、根据本申请的一个实施例，该通用型输入/输出端口电路具有输出电路，所述输出电路包括连接在通用型输入/输出端口与参考地之间的第一n型金属氧化物场效应(nmos)晶体管以及与所述第一nmos晶体管的栅极耦接的第一栅极驱动电路、第一开关、第二放大电路以及第二开关。所述输出电路还包括第八nmos晶体管以及与该第八nmos晶体管漏极耦接的第二电流源。所述第二放大电路包括第一输入端，第二输入端和输出端。其第一输入端耦接至所述第八nmos晶体管的漏极，其第二输入端耦接至所述第一nmos晶体管的漏极，其输出端耦接至所述第八nmos晶体管的栅极，并经所述第二开关耦接至所述第一nmos晶体管的栅极。所述第八nmos晶体管的源极和所述第一nmos晶体管的源极接地。
4、根据本申请的一个实施例，该通用型输入/输出端口电路具有输出电路，所述输出电路包括串联在电荷泵输出端和gpio端子之间的第九nmos晶体管和第十nmos晶体管。所述第九nmos晶体管具有栅极，源极以及漏极，其漏极经由第三电流源连接至所述电荷泵输出端。所述第十nmos晶体管具有栅极、源极以及漏极，其漏极连接至所述gpio端。第九nmos晶体管的源极与第十nmos晶体管的源极连接。第九nmos晶体管的栅极与第十nmos晶体管的栅极连接至第四栅极驱动电路的输出端。
本文档来自技高网...【技术保护点】
1.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括：
2.如权利要求1所述的通用型输入/输出端口电路，所述第一NMOS晶体管的栅极连接至第一栅极驱动电路，芯片中多个供电电压中的最大电压被用于为所述第一栅极驱动电路供电。
3.如权利要求1所述的通用型输入/输出端口电路，所述输出电路还包括串联连接在所述工作电压输出端和所述通用型输入/输出端口之间的第二NMOS晶体管和第三NMOS晶体管；
4.如权利要求3所述的通用型输入/输出端口电路，其中，芯片中多个供电电压中的最大电压被用于为所述第三栅极驱动电路供电。
5.如权利要求1所述的通用型输入/输出端口电路，所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极均连接至第二栅极驱动电路，所述第二栅极驱动电路控制所述第一PMOS晶体管与所述第二PMOS晶体管同时导通或同时关断；当同时被关断时，所述第一PMOS晶体管的栅极电位以及所述第二PMOS晶体管的栅极电位被设置为与所述第一公共点的电位相同。
6.如权利要求1所述的通用型输入/输出端口电路
7.如权利要求1所述的通用型输入/输出端口电路，所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极均连接至第二栅极驱动电路，所述第二栅极驱动电路包括第四NMOS晶体管，第三PMOS晶体管和第五NMOS晶体管，第六NMOS晶体管，脉冲发生器和第一电流源；
8.如权利要求1所述的通用型输入/输出端口电路，所述输出电路还包括电压选择电路，所述电压选择电路包括第七NMOS晶体管，第四PMOS晶体管和第五PMOS晶体管和第一放大电路；
9.如权利要求8所述的通用型输入/输出端口电路，其中，第一选择信号与所述电压选择信号反相，第二选择信号与所述电压选择信号同相。
10.如权利要求8所述的通用型输入/输出端口电路，芯片中多个供电电压中的最大电压被用于为所述第一放大电路供电。
11.如权利要求8所述的通用型输入/输出端口电路，芯片中多个供电电压中的最大电压被分配至第一电源端子，其余供电电压被分配至第二电源端子。
12.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括：
13.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有LED驱动模式，在LED驱动模式下，该通用型输入/输出端口电路的上拉电路不工作。
14.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括：
15.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括上拉电路，下拉电路和上拉高压电路。
16.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有高压上拉电流源输出模式，在高压上拉电流源输出模式下，该通用型输入/输出端口电路的上拉电路不工作，该通用型输入/输出端口电路的下拉电路和上拉高压电路工作。
17.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括：
18.如权利要求17所述的通用型输入/输出端口电路，所述第四栅极驱动电路包括第一输入端，第二输入端和输出端，其第一输入端接收上拉信号，其第二输入端接收高压上拉使能信号。
...【技术特征摘要】
1.一种通用型输入/输出端口电路，该通用型输入/输出端口电路具有输出电路，所述输出电路包括：
2.如权利要求1所述的通用型输入/输出端口电路，所述第一nmos晶体管的栅极连接至第一栅极驱动电路，芯片中多个供电电压中的最大电压被用于为所述第一栅极驱动电路供电。
3.如权利要求1所述的通用型输入/输出端口电路，所述输出电路还包括串联连接在所述工作电压输出端和所述通用型输入/输出端口之间的第二nmos晶体管和第三nmos晶体管；
4.如权利要求3所述的通用型输入/输出端口电路，其中，芯片中多个供电电压中的最大电压被用于为所述第三栅极驱动电路供电。
5.如权利要求1所述的通用型输入/输出端口电路，所述第一pmos晶体管的栅极和第二pmos晶体管的栅极均连接至第二栅极驱动电路，所述第二栅极驱动电路控制所述第一pmos晶体管与所述第二pmos晶体管同时导通或同时关断；当同时被关断时，所述第一pmos晶体管的栅极电位以及所述第二pmos晶体管的栅极电位被设置为与所述第一公共点的电位相同。
6.如权利要求1所述的通用型输入/输出端口电路，所述第一pmos晶体管的栅极和第二pmos晶体管的栅极均连接至第二栅极驱动电路，所述第二栅极驱动电路包括第四nmos晶体管，第三pmos晶体管和第五nmos晶体管；
7.如权利要求1所述的通用型输入/输出端口电路，所述第一pmos晶体管的栅极和第二pmos晶体管的栅极均连接至第二栅极驱动电路，所述第二栅极驱动电路包括第四nmos晶体管，第三pmos晶体管和第五nmos晶体管，第六nmos晶体管，脉冲发生器和第一电流源；
8.如权利要求1所述的通用型输入/输出端口电路，所述输出电路还包括电压选择电路，所述电压选择...
【专利技术属性】
技术研发人员：周咏，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。