存储器设备制造技术

存储器设备包括：向含有多个单元的每个写入单位写入数据的非易失性的存储器；和控制上述存储器的控制器。控制器，划分多个分区管理上述存储器的存储器空间，对向存储器写入来自主机设备的写入数据的要求，遵从如下决定的写入次序，所述写入次序以如下方式决定：对向上述存储器写入来自主机设备的写入数据的要求，向上述主机设备要求发送上述写入数据被划分的部分即写入数据部分并指定其大小。而且，控制器，在要求第1分区的访问的第1指令的处理的完成前，接受要求第2分区的访问的第2指令。写入数据部分具有如下方式决定的大小的整数倍的大小，即该写入数据部分和对应的附加的数据的和的大小在写入单位的大小以下成为最大。

【技术实现步骤摘要】
存储器设备关联申请本申请享受以日本申请专利2011-203777号(申请日2011年9月16日)和2012-024188 (申请日2012年2月7日)为基础申请的优先权。本申请通过引用该基础申请而包括基础申请的全部的内容。技术区域本专利技术的实施方式涉及存储器设备。
技术介绍
存在作为保持数据的介质的各种手段。作为那样的介质，有例如基于客户端服务器模型的存储器设备。基于客户端服务器模型的存储器设备及主机设备组成的存储器系统，具有与其他的存储器系统不同的特点。例如，基于客户端服务器模型的存储器设备及主机设备的分工，与不基于客户端服务器模型的存储器设备及主机设备的分工不同。因此，主机设备和存储器设备之间的通信内容，在基于客户端服务器模型的系统和不基于其的系统中也有差异。存储器系统遵循特定的规格。例如，作为基于客户端服务器模型的存储器系统，例如，可列举UFS (Universal Flash Storage :通用闪速存储器)存储器设备及主机设备。关于在规格中被规定的点，存储器系统必须遵循规范。然而，也存在规格中没被规定的点，关于这样的点，可由存储器系统的设计者决定。关于这样存在自由度的事项，应该以适合存储器系统的特性的形式实现良好的性能的方式来决定。期望对伴随这样的自由度的事项进行恰当的决定，并提供能实现更高性能的存储器设备。
技术实现思路
本专利技术的实施方式提供更高性能的存储器设备。实施方式涉及的存储器设备包括向含有多个单元的每个写入单位写入数据的非易失性的存储器；和控制上述存储器的控制器。控制器划分多个分区管理上述存储器的存储器空间，遵从如下决定的写入次序，即对向上述存储器写入来自主机设备的写入数据的要求，向上述主机设备要求发送上述写入数据被划分的部分即写入数据部分并指定其大小。此外，控制器在要求第I分区的访问的第I指令的处理的完成前，接受要求第2分区的访问的第2指令。写入数据部分具有如下方式决定的大小的整数倍的大小，即该写入数据部分和对应的附加的数据的和的大小在上述写入单位的大小以下成为最大。根据本专利技术的实施方式，可提供更高性能的存储器设备。附图说明图1表示由参考例的存储器系统的通信的情况。图2表示第I实施方式涉及的存储器设备的硬件上的构成。图3是示出存储器的电路图。图4是示出存储器空间的构成的图。图5表示存储器设备密封的形态的实例。图6表示第I实施方式涉及的存储器设备的功能块。图7表示分组的实例。图8表示逻辑地址和物理块的变换表的实例。图9是更详细地表示第I实施方式涉及的路由器的功能块图。图10示出第I实施方式涉及的数据写入时的通信的情况。图11示出第I实施方式涉及的数据读出时的通信的情况。图12示出第2实施方式涉及的数据写入时的通信的情况。图13示出第2实施方式涉及的数据读出时的通信的情况。图14示出第I实施方式涉及的I页内的数据的内容。具体实施例方式在实施方式的说明之前，关于基于客户端服务器模型的存储器系统的参考例简单地说明。基于客户端服务器模型的存储器设备中，有设置多个分区的场合。图1示出那样的存储器设备及其主机设备之间的写入时的通信的情况。如图1所示，主机设备通过发出写入指令，开始写入。写入指令包括被写入的数据(写入数据)的逻辑地址、和写入数据的大小的信息。这个写入指令，作为实例指示向存储器设备的分区I的写入。这个存储器设备，一般地，接收写入指令后，决定写入数据的传送要求的内容。传送要求中包括写入数据中的存储器设备期望从主机设备传送的部分的大小和偏移地址。偏移地址是用于特定存储器设备期望传送的部分的位置的地址。主机设备接收传送要求后，向存储器设备传送被要求的数据部分。存储器设备执行以下操作在存储器中写入接收的数据部分，并发送新的数据部分的传送要求。这样的传送要求和写入继续，直到写入数据全部被写入。对应于写入数据全部的写入的成功或失败，存储器设备向主机设备发送相应的响应。从指定某分区的写入指令的发出到响应的发出之间，存储器设备不接受向其他的分区的写入。因此，期望向分区I以外的分区的写入的主机设备，在向分区I的写入结束后，发出例如指示向分区2的写入的写入指令。接受这个写入指令的发出，主机设备及存储器设备与上述同样的次序进行向分区2的写入。这样，从向某分区的写入指令的发出到响应的发出之间，禁止向其他的分区的写入的存储器设备，已知例如eMMC设备。另一方面，存在接受向多个分区的并行的访问的存储器设备及主机设备。作为那样的存储器系统，可列举UFS存储器设备及主机设备。UFS的规格只要求存储器设备及主机设备支持多个分区的访问，而没规定那样的访问的细节。因此，关于详细的未规定事项，考虑存储器系统的特性，需要恰当地决定。以下，关于根据这样的知识和见识构成的实施方式参照附图说明。此外，关于以下的说明，关于具有大致同样的功能及构成的构成要素，使用同样符号，仅在需要时进行重复说明。而且，以下示出的各实施方式，仅示出用于具体化这个实施方式的技术的思想的装置和方法，实施方式的技术的思想在下述内容中不特别指定构成部件的材质、形状、结构、配置等。实施方式的技术的思想，在权利要求的范围内，可加上各种变更。(第I实施方式)图2概略示出第I实施方式涉及的存储器设备。图2示出存储器设备的硬件上的构成。如图2所示，存储器设备(半导体存储装置)I构成为可与主机设备(以下，有仅称为主机的场合)2通信。存储器设备I和主机2至少以如下方式通信对来自主机2的写入要求，存储器设备I可指定写入数据的部分的大小及位置。更具体地，存储器设备I和主机2，根据客户端服务器模型通信。存储器设备1，作为目标方工作，主机2作为发起方工作。作为更加具体的实例，存储器设备I是UFS存储器设备，主机2是支持UFS存储器设备的主机。存储器设备I至少包括非易失性的半导体存储器11、和用于控制存储器11的存储器控制器12。存储器11，以包括多个比特的特定的写入单位进行数据的写入和读出。并且，存储器11，以包括多个写入单位的消除单位消除数据。例如，存储器11包括I个或多个NAND型闪存。存储器11作为NAND型闪存的场合，存储器11，以页单位进行数据的写入和读出。如图3所示，页包括连接的多个存储单元的集合的存储器空间，分配固有的物理地址。各存储单元包括所谓层叠栅结构的MOSFET (metaloxide semiconductor field effect transistor :金属氧化物半导体场效应晶体管)MT。各单元晶体管MT，对应在浮游栅电极FG积蓄的电子的数，阈值电压变化，存储对应这个阈值电压的差异的信息。单元晶体管MT构成将电流路径(源极/漏极SD)之间互相串联连接的NAND串，在NAND串的两端连接选择晶体管S1、S2。选择晶体管S2的电流路径的另一端与比特线BL连接，选择晶体管SI的电流路径的另一端与源极线SL连接。字线WLO至WL63，在WL方向延伸，与属于同行的多个单元晶体管MT的控制栅电极CG连接。单元晶体管MT，设置在比特线BL和字线WL的各交点上。选择栅线S⑶，在WL方向延伸，与块内的全选择晶体管S2连接。选择栅线SGS，在WL方向延伸，与块内的全选择晶体管SI连接。与同样的字线WL连接的多个存储单元晶体管MT，构成页。存储器11为NAND型闪存本文档来自技高网...

【技术保护点】
一种存储器设备，其特征在于，包括：向含有多个单元的每个写入单位写入数据的非易失性的存储器；和控制上述存储器的控制器；上述控制器，划分多个分区管理上述存储器的存储器空间，遵从如下决定的写入次序，即对向上述存储器写入来自主机设备的写入数据的要求，向上述主机设备要求发送上述写入数据被划分的部分即写入数据部分并指定其大小，在要求第1分区的访问的第1指令的处理的完成前，接受要求第2分区的访问的第2指令；上述写入数据部分具有如下方式决定的大小的整数倍的大小，即该写入数据部分和对应的附加的数据的和的大小在上述写入单位的大小以下成为最大。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山岸治，白石敦，长谷川操，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：