金属互连线的制造方法技术

本发明专利技术揭示一种金属互连线的制造方法，用于金属栅极工艺，包括：提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖阻挡层、应力层和第一层间介质层；进行第一次化学机械研磨；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；覆盖第二层间介质层；刻蚀所述第二层间介质层、第一层间介质层和应力层，以形成开口；去除所述开口中暴露的金属氧化层和阻挡层；在所述开口中形成金属互连线。本发明专利技术用于提高金属互连线的电连特性。本发明专利技术所述金属互连线的制造方法能够保护有源区上的金属硅化物区在去除金属氧化层的同时保护金属硅化物区，提高金属栅极与金属互连线以及有源区与金属互连线的电连特性。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种。
技术介绍
随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。随着栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容本文档来自技高网...

【技术保护点】
一种金属互连线的制造方法，包括：提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖阻挡层、应力层和第一层间介质层；进行第一次化学机械研磨，直至暴露所述虚设栅极；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；刻蚀所述第二层间介质层、第一层间介质层和应力层，以形成开口，所述开口中暴露所述金属氧化层和阻挡层；利用离子轰击的方法去除所述开口中暴露的金属氧化层和阻挡层；在所述开口中形成金属互连线。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，黄晓辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：