一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括牺牲栅电极层，且在所述虚拟栅极结构的两侧形成有紧靠所述虚拟栅极结构的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽，且在所述栅沟槽中依次形成功函数金属层和阻挡层；使用一牺牲层填满所述栅沟槽，并覆盖所述功函数金属层和阻挡层；去除所述间隙壁结构顶部的所述牺牲层、阻挡层和功函数金属层；蚀刻去除所述栅沟槽中的所述牺牲层，得到一沟槽；在所述沟槽中形成浸润层；实施金属栅的回填。根据本发明专利技术，可以提供具有更大顶部开口特征尺寸的栅沟槽，改善采用传统工艺实施金属栅填充的效果。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种改善金属栅填充的方法。
技术介绍
在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(CMOS)的栅极的制作，通常采用后栅极(gate-last)工艺。典型的后栅极工艺的过程包括首先，在半导体衬底上形成虚拟栅极结构，所述虚拟栅极结构由自下而上的层间介电层、高k介电层、覆盖层(capping layer)和牺牲栅电极层构成；然后，在所述虚拟栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(workfunction metal layer)、阻挡层(barrier layer)和浸润层(wetting layer);最后进行金属栅(通常为招)的填充。采用上 述工艺制作的晶体管结构通常称为高k介电层/金属栅晶体管。在形成所述金属栅极结构的过程中，通常采用沉积工艺形成所述金属栅极结构的各层材料，包括原子层沉积(ALD)、化学气相沉积(CVD)和物理气相沉积(PVD)。其中，前两种沉积工艺可以在所述沟槽的底部和侧壁形成很好的共形覆盖层，但是随着本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括牺牲栅电极层，且在所述虚拟栅极结构的两侧形成有紧靠所述虚拟栅极结构的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽，且在所述栅沟槽中依次形成功函数金属层和阻挡层；使用一牺牲层填满所述栅沟槽，并覆盖所述功函数金属层和阻挡层；去除所述间隙壁结构顶部的所述牺牲层、阻挡层和功函数金属层；蚀刻去除所述栅沟槽中的所述牺牲层，得到一沟槽；在所述沟槽中形成浸润层；实施金属栅的回填。

【技术特征摘要】

【专利技术属性】
技术研发人员：平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：