晶片电阻器制造技术

本实用新型专利技术提供一种晶片电阻器，包含：绝缘基板，具有一下表面；一对端电极，为形成在该绝缘基板的该下表面上；电阻体，形成在该绝缘基板的该下表面上，其位置处于该对端电极之间，且该电阻体的两端分别电性连接该对端电极；以及保护层，形成于该电阻体上。本实用新型专利技术所提供的晶片电阻器适用于焊接在LGA焊垫上，利于提升电路板上电子元件的密度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术关于一种晶片电阻器(chip resistor),尤其涉及一种适用于焊接在电路板的岸面栅格阵列(land grid array, LGA)焊垫上的晶片电阻器。
技术介绍
请参阅图1，为一传统的晶片电阻器I的截面图。晶片电阻器I焊接在电路板2。如图I所示，传统的晶片电阻器I包含绝缘基板10、一对端电极(12、14)、电阻体16以及保护层18。该对端电极(12、14)分别形成在绝缘基板10的两相对的表面(102、104)上，并向绝缘基板102的上表面106及下表面108延伸。电阻体16形成在绝缘基板10的上表面108上，并且电阻体16的两端分别被该对端电极(12、14)覆盖，实现电性连接。保·护层18形成在电阻体16上，并且可做为标示层。晶片电阻器I的该对端电极(12、14)分别放置在电路板2的焊垫(22、24)上，且分别利用焊锡30焊接在焊垫(22、24)上。然而，此种将晶片电阻器I焊接在电路板2的方式存在着一定缺陷，晶片电阻器I加上焊锡30即占据不少空间，外露的焊锡30让电路板2上邻近晶片电阻器I的其他电子元件必须留有更大的间距，以避免在焊接过程与晶片电阻器I形成短路。因此，传统的晶片电阻器I不利于电路板2的电子元件密度提升。现有电路板为了提升其上电子元件密度，其上的焊垫已采用LGA焊垫。而传统的晶片电阻器I并不适用焊接在LGA焊垫上。
技术实现思路
为了提升电路板上电子元件的密度，进一步提高电路板的使用率，故需对电子元件的构造以及相应的焊接方式进行改善，本技术就提供了一种适用于焊接在电路板的岸面栅格阵列焊垫上的晶片电阻器。本技术公开了一种晶片电阻器，其包含绝缘基板，具有一下表面；一对端电极，形成在该绝缘基板的该下表面上；电阻体，形成在该绝缘基板的该下表面上，其位置处于该对端电极之间，且该电阻体的两端分别电性连接该对端电极；以及保护层，形成于该电阻体上。在所述之晶片电阻器中该电阻体与该保护层叠加的总厚度不超过每一端电极的厚度。在所述之晶片电阻器中每一端电极与该绝缘基板的该下表面的边缘皆存有一间隙。在所述之晶片电阻器中该绝缘基板具有一与该下表面相对的上表面，该晶片电阻器还包含一标不层，形成于该绝缘基板的该上表面上。在所述之晶片电阻器中每一端电极之组成为金、银、铜、镍、锡或其他导电性较佳的金属中的任意一种，或为上述金属中任意多种组合后的合金。在所述之晶片电阻器中该绝缘基板由SiN、Si3N4，、Si02、SiC、A1203以及AlN中的任意一种或多种材质所制成。本技术又公开了另一种晶片电阻器，其包含绝缘基板，具有一下表面以及一与该下表面相对的上表面；电阻体，为形成在该绝缘基板之该上表面上；保护层，为形成于该电阻体上；一对端电极，形成在该绝缘基板的该下表面上，每一端电极分别对应该电阻体的两端中之一端；以及一对贯孔导体，形成于该绝缘基板内且贯穿该绝缘基板，每一贯孔导体分别电性连接一个端电极及该电阻体的其中一端部。在所述之晶片电阻器中每一端电极与该绝缘基板之该下表面的边缘皆存有一间隙。在所述之晶片电阻器中每一端电极由金、银、铜、镍、锡或其他导电性较佳的金属中的任意一种材质所制成，或为上述金属中任意多种组合后的合金。在所述之晶片电阻器中该绝缘基板由SiN、Si3N4，、Si02、SiC、A1203以及AlN中·的任意一种或多种材质所制成。在所述之晶片电阻器中该绝缘基板为由多层陶瓷层堆迭所构成。在所述之晶片电阻器中每一贯孔导体为由形成于每一层陶瓷层内的子贯孔导体堆迭所构成。在所述之晶片电阻器中每一层陶瓷层由SiN、Si3N4，、Si02、SiC、A1203以及AlN中的任意一种或多种材质所制成。与现有技术相比，本技术所提供的晶片电阻器适用于焊接在LGA焊垫上，利于提升电路板上电子元件的密度。附图说明图I为传统的晶片电阻器的结构示意图。图2为本技术一较佳具体实施例中晶片电阻器的结构示意图。图3为图2中晶片电阻器的下视图。图4为本技术另一较佳具体实施例中晶片电阻器的结构示意图。图5为图4中晶片电阻器的下视图。具体实施方式为使对本技术的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。请参阅图2，为本技术的一较佳具体实施例中晶片电阻器4的截面图。晶片电阻器4焊接在电路板5上，该电路板5上具有一对焊垫(52、54)，供晶片电阻器4焊接固定。如图2所示，本技术的晶片电阻器4包含绝缘基板40、一对端电极(42、44)、电阻体46以及保护层48。绝缘基板40具有下表面402。该对端电极(42、44)形成在绝缘基板40的下表面402上。此外，电阻体46也形成在绝缘基板40的下表面402上，其位置处于该对端电极(42、44)之间，且电阻体46的两端分别电性连接该对端电极(42、44)，同时，为了更好的保护电阻体不受环境的影响，本实施例中在电阻体46表面上还设置了一层保护层48。本实施例中晶片电阻器4电性连接在电路板5上，该对端电极(42、44)分别对应焊接在该对焊垫(52、54)上。与先前技术不同，本技术的晶片电阻器4焊接在电路板5上，不会有焊锡外露，还可以让电路板5上邻近晶片电阻器4的其他电子元件与晶片电阻器4之间的间距缩小，有利于电路板5上电子元件密度的提升。更可清楚看出，本技术的晶片电阻器4适用于焊接在LGA焊垫上。请参阅图3，为本技术晶片电阻器4的下视图。更进一步的看出，每一端电极(42,44)与绝缘基板40之下表面402的边缘皆存有间隙。藉此，晶片电阻器4的绝缘基板40可以覆盖该对端电极(42、44)以及该对焊垫(52、54)不让其外露，可以更进一步的缩小电路板5上邻近晶片电阻器4的其他电子元件与晶片电阻器4之间的间距。在具体实施例中，电阻体46可以先以网版印刷制程被覆一电阻膏于绝缘基板40的下表面402上，电阻膏经烘干、烧结即成电阻体46。另外，为让该对端电极(42、44)能焊接在该对焊垫(52、54)上，电阻体46与保护 层48叠加的总厚度不超过任一端电极(42、44)的厚度。再次参考图2所不,绝缘基板40具有与下表面402相对的上表面404。晶片电阻4器还包含标示层49，形成在绝缘基板40的上表面404上，用以标示晶片电阻器4的电阻值。至于选材方面，每一端电极(42、44)由金、银、铜、镍、锡或其他导电性较佳的金属中的任意一种，或为上述金属中任意多种组合后的合金材质所制成，但不以此为限；绝缘基板40由SiN、Si3N4、Si02、SiC、A1203、AlN或其他绝缘性佳的陶瓷材料所制成；保护层48可以是钝化层或抗氧化层。请参阅图4，为本技术另一较佳具体实施例中晶片电阻器6的截面图。晶片电阻器6焊接电路板7上，该电路板7上具有一对焊垫(72、74)，供晶片电阻器6焊接固定。如图4所示，晶片电阻器6包含绝缘基板60、一对端电极(62、64)、电阻体66、保护层67以及一对贯孔导体(68、69)。绝缘基板60具有下表面602以及与下表面602相对的上表面604。电阻体66形成在绝缘基板60的上表面604上，同样的，为了更好的保护电阻体66不受环境的影响，本实施例中在电阻体66表面上还设置了一层保护层67。该对端电极(62、64)本文档来自技高网...

【技术保护点】
一种晶片电阻器，其特征在于包含：绝缘基板，具有一下表面；一对端电极，形成在该绝缘基板的该下表面上；电阻体，形成在该绝缘基板的该下表面上，其位置处于该对端电极之间，且该电阻体的两端分别电性连接该对端电极；以及保护层，形成于该电阻体上。

【技术特征摘要】
1.一种晶片电阻器，其特征在于包含 绝缘基板，具有一下表面； 一对端电极，形成在该绝缘基板的该下表面上； 电阻体，形成在该绝缘基板的该下表面上，其位置处于该对端电极之间，且该电阻体的两端分别电性连接该对端电极；以及 保护层，形成于该电阻体上。2.如权利要求I所述之晶片电阻器，其特征在于该电阻体与该保护层叠加的总厚度不超过每一端电极的厚度。3.如权利要求I所述之晶片电阻器，其特征在于每一端电极与该绝缘基板的该下表面的边缘皆存有一间隙。4.如权利要求I所述之晶片电阻器，其特征在于该绝缘基板具有一与该下表面相对的上表面，该晶片电阻器还包含一标示层，形成于该绝缘基板的该上表面上。5.如权利要求I所述之晶片电阻器，其特征在于每一端电极是金电极、银电极、铜电极、镍电极或锡电极。6.如权利要求I所述之晶片电阻器，其特征在于该绝缘基板是SiN基板、Si3N4基板、Si02基板、SiC基板、A1203基板或AlN基板。7.一种晶片电阻器，其特征在于包含 绝缘基板，具有一下表面以及一与该下表面相对的上表面； 电阻体，为形...

【专利技术属性】
技术研发人员：吴旻修，萧朝光，
申请(专利权)人：苏州达方电子有限公司，达方电子股份有限公司，
类型：实用新型
国别省市：