移位寄存器单元、移位寄存器和显示装置制造方法及图纸

本实用新型专利技术提供一种移位寄存器单元、移位寄存器和显示装置。所述移位寄存器单元包括：第一输出控制模块，与上拉节点连接；第二输出控制模块，与下拉节点连接；用于通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段、预充电阶段和非工作阶段维持低电平的分级输出模块，分别与上拉节点、下拉节点、进位信号输出端和驱动信号输出端连接；用于在求值阶段通过所述第一输出控制模块维持所述上拉节点的电平为高电平的上拉节点电平维持电容，连接于所述第一低电平输出端与所述第一薄膜晶体管的源极之间。本实用新型专利技术可以解决耗尽型TFT的漏电流问题对移位寄存器的影响。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及有机发光显示领域，尤其涉及一种移位寄存器单元、移位寄存器和显示装置。
技术介绍
随着平板显示的发展，高分辨率，窄边框成为发展的潮流，而要实现高分辨率，窄边框显示，面板上集成栅极驱动电路是最重要的解决办法。对于a-si (非晶硅)和p-si (多晶硅)技术，现有的各种成熟移位寄存电路可以很好的实现这个目标。氧化物TFT (晶体管)作为一种非常有潜力的半导体技术，相比于p-si工艺更简单，成本更低，相比于a-si迁移率更高，因而越来越受到重视，未来很可能是OLED (有机发光二极管)，柔性显示的主流背板驱动技术。然而氧化物TFT是一种耗尽型晶体管，而前面提到的a-si TFT和p-si TFT为 增强型的晶体管。图I为传统的基本的移位寄存器单元的电路图。如图I所示，该基本的移位寄存器单元包括上拉薄膜晶体管Tl、下拉薄膜晶体管T2、自举电容Cl、上拉控制薄膜晶体管T3、下拉控制薄膜晶体管T4、存储电容C2、第一时钟信号输入端CK、第二时钟信号输入端CKB、输入端Input、复位端Reset和输出端Output ；上拉节点(PU点)为与Tl的栅极连接的节点，下拉节点(PD点)为与T2的栅极连接的节点；并且从输入端Input输入起始信号STV，VGL为低电平。图2是如图I所示的基本的移位寄存器单元在工作时各信号的时序图，VGH为高电平。当使用增强型TFT技术制作该基本的移位寄存器单元的电路时，该基本的移位寄存器单元的电路可以正常工作，见图2实线部分，然而如果使用氧化物晶体管(耗尽型晶体管)制作该电路时，由于下拉晶体管无法关闭，电路失效，见图2虚线部分。增强型晶体管和耗尽型晶体管的差别见图3和图4，图3为增强型晶体管的特性曲线图，图3的纵轴为增强型晶体管的漏极电流iD，图3的横轴为增强型晶体管的栅源电压Vgs,从图3上可以看到，当Vgs为零时，iD为零，说明Vgs为零时，增强型晶体管完全关闭；图4为耗尽型晶体管的特性曲线图，同样图4的纵轴为耗尽型晶体管的漏极电流iD，图4的横轴为耗尽型晶体管的栅源电压Vgs，但图4显示的却是Vgs为零时，iD远大于零，而只有在栅源电压Vgs为-6V时，iD才为零，因此，在栅源电压Vgs为O时耗尽型晶体管仍然处于导通状态，无法关闭，因此现有的使用a-si技术或p-si技术能正常工作的电路，在运用氧化物晶体管制作时，由于氧化物晶体管不能关闭，漏电流较大，因此如图I所述的传统的基本的移位寄存器单元的电路就不再适用。
技术实现思路
本技术的主要目的在于提供一种移位寄存器单元、移位寄存器和显示装置，以解决耗尽型TFT的漏电流问题对移位寄存器的影响。为了达到上述目的，本技术提供了一种移位寄存器单元，包括用于在求值阶段将上拉节点上拉到高电平，而在复位阶段下拉到第一低电平的第一输出控制模块，其与上拉节点连接；用于在复位阶段和非工作阶段将下拉节点上拉到高电平的第二输出控制模块，其与下拉节点连接；用于通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段、预充电阶段和非工作阶段维持低电平的分级输出模块，分别与上拉节点、下拉节点、进位信号输出端和驱动信号输出端连接；用于在求值阶段通过所述第一输出控制模块维持所述上拉节点的电平为高电平 的上拉节点电平维持电容，连接于所述第一低电平输出端与所述第一薄膜晶体管的源极之间。实施时，所述第一输出控制模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管，栅极和漏极与所述输入端连接，源极与所述第二薄膜晶体管的漏极连接；所述第二薄膜晶体管，栅极与所述输入端连接，源极与所述上拉节点连接；所述第三薄膜晶体管，栅极与复位端连接，源极分别与所述第四薄膜晶体管的漏极和第一薄膜晶体管的源极连接，漏极与所述上拉节点连接；所述第四薄膜晶体管，栅极与所述复位端连接，源极与第一低电平输出端连接。实施时，所述分级输出模块包括用于在预充电阶段、复位阶段和非工作阶段在所述第一输出控制模块和第二输出控制模块的控制下使得进位信号输出端输出第一低电平，并在求值阶段在所述第一输出控制模块和第二输出控制模块的控制下使得进位信号输出端输出高电平的进位输出单元，分别与所述第一输出控制模块、所述第二输出控制模块和所述进位信号输出端连接；用于在求值阶段在所述第一输出控制模块和第二输出控制模块的控制下使得驱动信号输出端输出高电平，并在预充电阶段、复位阶段和非工作阶段在所述第一输出控制模块和第二输出控制模块的控制下使得驱动信号输出端输出第二低电平的驱动输出单元，分别与所述第一输出控制模块、所述第二输出控制模块和所述驱动信号输出端连接。实施时，所述进位输出单元包括第一进位输出薄膜晶体管和第二进位输出薄膜晶体管；所述驱动输出单元包括第一驱动薄膜晶体管、第二驱动薄膜晶体管和自举电容；所述第一进位输出控制薄膜晶体管，栅极与所述第一输出控制模块连接，源极与所述进位信号输出端连接，漏极与时钟信号输入端连接；所述第二进位输出薄膜晶体管，栅极与所述第二输出控制模块连接，源极与第一低电平输出端连接，漏极与所述进位信号输出端连接；所述第一驱动薄膜晶体管的栅极和源极之间并联有所述自举电容；所述第一驱动薄膜晶体管，栅极与所述第一输出控制模块连接，源极与所述驱动信号输出端连接，漏极与所述时钟信号输入端连接；所述第二驱动薄膜晶体管，栅极与所述第二输出控制模块连接，源极与第二低电平输出端连接，漏极与所述驱动信号输出端连接。实施时，第二低电平大于第一低电平。实施时，所述第二输出控制模块包括下拉控制薄膜晶体管和下拉电容，其中所述下拉控制薄膜晶体管，栅极与所述上拉节点连接，源极与第一低电平输出端连接，漏极分别与所述下拉节点和所述下拉电容的第一端连接；所述下拉电容的第二端与所述时钟信号输入端连接。实施时，所述第一进位输出薄膜晶体管、所述第二进位输出薄膜晶体管、所述第一驱动薄膜晶体管和所述第二驱动薄膜晶体管都是耗尽型薄膜晶体管。本专利技术还提供了一种移位寄存器，包括多级上述的移位寄存器单元；除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端和上一级移位 寄存器单元的进位信号输出端连接；除了最后一级移位寄存器单元，每一级移位寄存器单元的复位端和下一级移位寄存器单元的进位信号输出端连接；第一级移位寄存器单元的输入端接入起始信号；最后一级移位寄存器单元的复位端接入最后一级移位寄存器单元输出的驱动信号。本专利技术提供了一种显示装置，包括上述的移位寄存器。与现有技术相比，本技术所述的移位寄存器单元、移位寄存器和显示装置，运用上拉节点电平维持电容在求值阶段维持上拉节点的电平为高电平，从而去稳定所述分级输出模块包括的与上拉节点连接的用于上拉驱动的薄膜晶体管的源极的既有电位，使得该用于上拉驱动信号的薄膜晶体管在栅极电位下拉时，栅极与源极的电压差小于零同时小于阈值电压，因此对于耗尽型晶体管，其处于关闭状态，极大地减小了漏电流，防止了上拉节点电位被下拉，从而解决了耗尽型移位寄存电路的漏电问题，保证了移位寄存器单元的正常工作；并且采用了分级输出模块，通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段、预充电阶段和非工作阶段维持低电平，本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：用于在求值阶段将上拉节点上拉到高电平，而在复位阶段下拉到第一低电平的第一输出控制模块，其与上拉节点连接；用于在复位阶段和非工作阶段将下拉节点上拉到高电平的第二输出控制模块，其与下拉节点连接；用于通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段、预充电阶段和非工作阶段维持低电平的分级输出模块，分别与上拉节点、下拉节点、进位信号输出端和驱动信号输出端连接；用于在求值阶段通过所述第一输出控制模块维持所述上拉节点的电平为高电平的上拉节点电平维持电容，连接于所述第一低电平输出端与所述第一薄膜晶体管的源极之间。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括 用于在求值阶段将上拉节点上拉到高电平，而在复位阶段下拉到第一低电平的第一输出控制模块，其与上拉节点连接； 用于在复位阶段和非工作阶段将下拉节点上拉到高电平的第二输出控制模块，其与下拉节点连接； 用于通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段、预充电阶段和非工作阶段维持低电平的分级输出模块，分别与上拉节点、下拉节点、进位信号输出端和驱动信号输出端连接； 用于在求值阶段通过所述第一输出控制模块维持所述上拉节点的电平为高电平的上拉节点电平维持电容，连接于所述第一低电平输出端与所述第一薄膜晶体管的源极之间。2.如权利要求I所述的移位寄存器单元，其特征在于，所述第一输出控制模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管，栅极和漏极与所述输入端连接，源极与所述第二薄膜晶体管的漏极连接；所述第二薄膜晶体管，栅极与所述输入端连接，源极与所述上拉节点连接；所述第三薄膜晶体管，栅极与复位端连接，源极分别与所述第四薄膜晶体管的漏极和第一薄膜晶体管的源极连接，漏极与所述上拉节点连接；所述第四薄膜晶体管，栅极与所述复位端连接，源极与第一低电平输出端连接。3.如权利要求2所述的移位寄存器单元，其特征在于，所述分级输出模块包括 用于在预充电阶段、复位阶段和非工作阶段在所述第一输出控制模块和第二输出控制模块的控制下使得进位信号输出端输出第一低电平，并在求值阶段在所述第一输出控制模块和第二输出控制模块的控制下使得进位信号输出端输出高电平的进位输出单元，分别与所述第一输出控制模块、所述第二输出控制模块和所述进位信号输出端连接； 用于在求值阶段在所述第一输出控制模块和第二输出控制模块的控制下使得驱动信号输出端输出高电平，并在预充电阶段、复位阶段和非工作阶段在所述第一输出控制模块和第二输出控制模块的控制下使得驱动信号输出端输出第二低电平的驱动输出单元，分别与所述第一输出控制模块、所述第二输出控制模块和所述驱动信号输出端连接。4.如权利...

【专利技术属性】
技术研发人员：青海刚，祁小敬，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：实用新型
国别省市：