芯片封装结构制造技术

一种芯片封装结构，包括芯片、可挠性基板、多个第一引脚及多个第二引脚。芯片的主动面设有多个第一凸块、多个第二凸块与静电防护环。第一与第二凸块分别邻近芯片相对的第一与第二边。静电防护环位于第一及第二凸块与第一及第二边之间。芯片设置于可挠性基板的芯片接合区内。芯片的第一与第二边分别对应芯片接合区的相对的第一与第二侧。第一引脚配置于可挠性基板上且从第一侧进入芯片接合区并向第二侧延伸而分别与第二凸块电性连接。第二引脚配置于可挠性基板上且从第二侧进入芯片接合区并向第一侧延伸而分别与第一凸块电性连接。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构，且特别是有关于一种使用可挠性基板的芯片封装结构。
技术介绍
随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、分辨率高、色彩饱和度高、寿命长等优点，因而广泛地应用在笔记型计算机或桌上型计算机的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片(integratedcircuit, IC)更是液晶显示器不可或缺的重要组件。因应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合(tapeautomatic bonding, TAB)封装技术进行芯片封装,其中又分成薄膜覆晶(Chip On Film,C0F)封装及卷带承载封装(Tape Carrier Package, TCP)。请参考图1，详细而言，以卷带自动接合方式进行芯片封装的工艺，是在完成可挠性基板50上的线路及芯片60上的凸块62工艺之后进行内引脚52接合(inner leadbonding, ILB)，使芯片60上的凸块62与可挠性基板50上的内引脚52产生共晶接合而电性连接。现行可挠性基板50上包含内引脚52的线路一般是用铜箔形成，而内引脚52上另形成有锡层，以帮助凸块62与内引脚52共晶接合时能确实连接。然而，在使用热压方式进行共晶接合时，内引脚52上的镀锡若过多则可能会产生溢锡70，因内引脚52与凸块62接合之处很接近芯片60边缘，则溢锡70容易沿内引脚52延伸而接触到配置于芯片60边缘的静电防护环(seal ring/guard ring)80,造成漏电或桥接短路等电性失效。此外,如图2所示，即使未发生上述溢锡现象，仍可能因可挠性基板50的翘曲弯折而使静电防护环80接触到内引脚52(edge touch)，同样会造成漏电或桥接短路等电性失效。
技术实现思路
本专利技术提供一种芯片封装结构，可降低芯片边缘的静电防护环因接触内引脚而电性失效的机率。本专利技术提出一种芯片封装结构，包括芯片、可挠性基板、多个第一引脚及多个第二引脚。芯片具有主动面。主动面上设置有多个第一凸块、多个第二凸块与静电防护环。第一凸块邻近芯片的第一边。第二凸块邻近芯片相对第一边的第二边。静电防护环位于第一凸块与第一边之间以及第二凸块与第二边之间。可挠性基板具有芯片接合区。芯片接合区具有相对的第一侧与第二侧。芯片设置于芯片接合区内，且芯片的第一边与第二边分别对应芯片接合区的第一侧与第二侧。第一引脚配置于可挠性基板上，且从第一侧进入芯片接合区内并向第二侧延伸而分别与第二凸块电性连接。第二引脚配置于可挠性基板上，且从第二侧进入芯片接合区内并向第一侧延伸而分别与第一凸块电性连接。在本专利技术的一实施例中，上述的芯片封装结构更包括封装胶体，设置于芯片与可挠性基板之间，以包覆第一凸块、第二凸块与静电防护环。在本专利技术的一实施例中，上述的第一引脚及第二引脚具有外接端及内接端，外接端远离芯片接合区，内接端终止于芯片接合区内并与相应的凸块连接。在本专利技术的一实施例中，上述的第一引脚与第二引脚交错排列。在本专利技术的一实施例中，上述的芯片封装结构更包括防焊层，防焊层位于芯片接合区之外并局部覆盖第一引脚及第二引脚。在本专利技术的一实施例中，上述的可挠性基板适用于薄膜覆晶封装(chip on filmpackage, COF package)或卷带承载封装(tape carrier package, TCP package)。基于上述，本专利技术的第一引脚从芯片接合区的第一侧进入芯片接合区内，并往芯片接合区的第二侧延伸而电性连接邻近第二侧的第二凸块，且第二引脚从芯片接合区的第二侧进入芯片接合区内，并往芯片接合区的第一侧延伸而电性连接邻近第一侧的第一凸块。通过将引脚延伸经过芯片接合区至另一侧而与邻近该侧的凸块接合，使引脚不会横越接合凸块该侧的芯片边缘，当引脚与凸块接合时产生溢锡，溢锡不会沿引脚延伸而接触到 配置于芯片边缘的静电防护环，因此可避免引脚与静电防护环透过溢锡产生桥接而有漏电或短路等电性失效情况发生。再者，因为引脚延伸经过芯片接合区内，使可挠性基板强度增力口，可防止可挠性基板产生下陷、翘曲等现象，进而避免芯片接合时因可挠性基板翘曲弯折而造成芯片边缘接触引脚(edge touch)的问题。引脚分布于芯片接合区内，也可藉金属的高导热效率提升芯片封装结构的散热效率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图I及图2为现有卷带式封装结构的示意图。图3为本专利技术一实施例的芯片封装结构的俯视图。图4为图3的芯片封装结构沿A-A’线的局部剖面图。图5为图3的芯片封装结构沿B-B’线的局部剖面图。图6为图3的芯片封装结构沿C-C’线的局部剖面图。图7为图3的芯片封装结构沿D-D’线的局部剖面图。具体实施例方式图3为本专利技术一实施例的芯片封装结构的俯视图。图4为图3的芯片封装结构沿A-A’线的局部剖面图。图5为图3的芯片封装结构沿B-B’线的局部剖面图。请参考图3至图5，本实施例的芯片封装结构100包括芯片110、可挠性基板120、多个第一引脚130及多个第二引脚140。芯片110具有主动面110a，主动面IlOa上设置有多个第一凸块112、多个第二凸块114与静电防护环116。第一凸块112邻近芯片110的第一边110b，第二凸块114邻近相对第一边IlOb的第二边110c。静电防护环116位于第一凸块112与第一边I IOb之间以及第二凸块114与第二边I IOc之间。于本实施例中，静电防护环116环绕于芯片四周与第一凸块112及第二凸块114之间，然而静电防护环116的范围和形状并不以此为限。以图3的视角而言，部分第一引脚130、部分第二引脚140、第一凸块112、第二凸块114及静电防护环116被芯片110所遮蔽而以虚线绘示。可挠性基板120具有芯片接合区122，芯片接合区122具有相对的第一侧122a与第二侧122b。芯片110设置于芯片接合区122内，且芯片110的第一边IlOb与第二边IlOc分别对应芯片接合区的第一侧122a与第二侧122b。第一引脚130配置于可挠性基板120上，且从第一侧122a进入芯片接合区122内并向第二侧122b延伸而分别与第二凸块114电性连接。第二引脚140配置于可挠性基板120上，且从第二侧122b进入芯片接合区122内并向第一侧122a延伸而分别与第一凸块112电性连接。藉此，第一引脚130与第二凸块114接合时并不会横跨经过第二凸块114邻近的芯片110的第二边110c，换言之，第一引脚130会终止于第二边IlOc之前，相同的，第二引脚140与第一凸块112接合时并不会横跨经过第一凸块112邻近的芯片110的第一边110b，即第二引脚140会终止于第一边IlOb之前，因此引脚130、140与凸块112、114透过热压工艺共晶接合时若产生溢锡，溢锡不会沿引脚130、140延伸而接触到配置于芯片110边缘的静电防护环116，可避免第一引脚130及第二引脚140透过溢锡接触到静电防护环116，进而造成漏电或短路等电性失效问题发生。芯片封装结构100更包括防焊层160，防焊层160位于芯片接合区122之外并局 部覆盖第一引脚130及第二引脚140，以防止本文档来自技高网...

【技术保护点】
一种芯片封装结构，包括：一芯片，具有一主动面，该主动面上设置有多个第一凸块、多个第二凸块与一静电防护环，所述多个第一凸块邻近该芯片的一第一边，所述多个第二凸块邻近该芯片相对该第一边的一第二边，该静电防护环位于所述多个第一凸块与该第一边之间以及所述多个第二凸块与该第二边之间；一可挠性基板，具有一芯片接合区，其中该芯片接合区具有相对的一第一侧与一第二侧，该芯片设置于该芯片接合区内，且该芯片的该第一边与该第二边分别对应该芯片接合区的该第一侧与该第二侧；多个第一引脚，配置于该可挠性基板上，且从该第一侧进入该芯片接合区内并向该第二侧延伸而分别与所述多个第二凸块电性连接；以及多个第二引脚，配置于该可挠性基板上，且从该第二侧进入该芯片接合区内并向该第一侧延伸而分别与所述多个第一凸块电性连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：沈弘哲，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：