半导体器件及其制造方法技术

一种半导体器件包括衬底、位于衬底上的栅极介电层、以及位于栅极介电层上的栅电极堆叠件。栅电极堆叠件包括金属填充线、润湿层、金属扩散阻挡层、以及功函数层。润湿层与金属填充线的侧壁和底部相接触。金属扩散阻挡层与润湿层相接触，并利用金属扩散阻挡层与金属填充线之间的润湿层覆盖金属填充线的侧壁和底面。功函数层利用功函数层和金属填充线之间的润湿层和金属扩散阻挡层覆盖金属填充线的侧壁和底面。本发明专利技术还提供了半导体器件的制造方法。

【技术实现步骤摘要】
本专利技术涉及半导体器件及其制造方法。
技术介绍
在诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件中，为了避免在掺杂的多晶硅栅电极中出现多晶硅耗尽效应，已将金属引入作为栅电极材料。已引入替换栅极(RPG)工艺用于制造金属栅电极。随着器件尺寸的缩小，以及栅极长度按比例缩小，在RPG工艺中难以形成无空隙的金属栅极结构。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器 件，包括衬底；栅极介电层，位于所述衬底上；以及栅电极堆叠件，位于所述栅极介电层上。其中所述栅电极堆叠件包括金属填充线；润湿层，与所述金属填充线的侧壁和底面相接触；金属扩散阻挡层，与所述润湿层相接触，并利用所述金属扩散阻挡层和所述金属填充线之间的所述润湿层覆盖所述金属填充线的所述侧壁和所述底面；以及功函数层，利用所述功函数层和所述金属填充线之间的所述润湿层和所述金属扩散阻挡层覆盖所述金属填充线的所述侧壁和所述底面。在上述半导体器件中，其中，所述润湿层包含Co、Ti、或者Ta中的至少一种。在上述半导体器件中，其中，所述金属扩散阻挡层具有至少一层金属氮化物层，所述金属氮化物层包含富Ti的TiN、TaN、或者TiN中的至少一种。在上述半导体器件中，其中，所述金属扩散阻挡层具有第一金属氮化物层和第二金属氮化物层的堆叠结构，所述第一金属氧化物层包含TiN，所述第二金属氮化物层包含富Ti的TiN或者TaN中的至少一种。在上述半导体器件中，其中，所述金属填充线包含Al、Cu、AlCu、或者W中的至少一种。在上述半导体器件中，其中，所述功函数层包含Ti、Al、TiAl、TiN、Co、WN、或者TaC中的至少一种。上述半导体器件，进一步包括位于所述栅极介电层和所述功函数层之间的保护层，所述保护层形成在所述栅极介电层上，并与所述栅极介电层相接触。上述半导体器件，进一步包括位于所述栅极介电层和所述功函数层之间的保护层，所述保护层形成在所述栅极介电层上，并与所述栅极介电层相接触，并且其中所述保护层包含TiN、TaN、或者TaC中的至少一种。上述半导体器件，进一步包括阻挡层，介入所述栅极介电层和所述功函数层之间。上述半导体器件，进一步包括阻挡层，介入所述栅极介电层和所述功函数层之间，并且其中所述阻挡层包含TiN、TaN、TaC、或者WN中的至少一种。根据本专利技术的另一方面，还提供了一种半导体器件，包括衬底，具有第一有源区和第二有源区；层间介电图案，在所述第一有源区上限定第一栅极沟槽以及在所述第二有源区上限定第二栅极沟槽；以及第一金属氧化物半导体(MOS)晶体管，包括位于所述第一栅极沟槽内的第一栅电极堆叠件。其中所述第一栅电极堆叠件包括第一金属填充线；第一润湿层，与所述第一金属填充线的侧壁和底面相接触；第一金属扩散阻挡层，与所述第一润湿层相接触，并利用所述第一金属扩散阻挡层和所述第一金属填充线之间的所述第一润湿层覆盖所述第一金属填充线的所述侧壁和所述底面；以及第一功函数层，利用所述第一功函数层和所述第一金属填充线之间的所述第一润湿层和所述第一金属扩散阻挡层覆盖所述第一金属填充线的所述侧壁和所述底面。在上述半导体器件中，其中所述第一润湿层包含Co、Ti、或者Ta中的至少一种，以及所述第一金属扩散阻挡层具有至少一层金属氮化物层，所述金属氮化物层包含富Ti的TiN、TaN、或者TiN中的至少一种。 在上述半导体器件中，其中，所述第一功函数层包含Ti、Al、TiAl、TiN、Co、WN、或者TaC中的至少一种。在上述半导体器件中，其中，所述第一金属填充线包含Al、Cu、AlCu、或者W中的至少一种。上述半导体器件中进一步包括第二 MOS晶体管，包括位于所述第二栅极沟槽内的第二栅电极堆叠件。其中所述第二栅电极堆叠件包括第二金属填充线；第二润湿层，与所述第二金属填充线的侧壁和底面相接触；第二金属扩散阻挡层，与所述第二润湿层相接触，并利用所述第二金属扩散阻挡层与所述第二填充金属填充线之间的所述第二润湿层覆盖所述第二金属填充线的所述侧壁和所述底面；以及第二功函数层，利用所述第二功函数层与所述金属填充线之间的所述第二润湿层和所述第二金属扩散阻挡层覆盖所述第二金属填充线的所述侧壁和所述底面。根据本专利技术的又一方面，还提供了一种制造半导体器件的方法，包括在具有第一有源区和第二有源区的衬底上形成层间介电图案，所述层间介电图案限定栅极沟槽，通过所述栅极沟槽将所述第一有源区或者所述第二有源区暴露出来；在所述第一有源区和所述第二有源区上以及在所述栅极沟槽内的所述层间介电图案的表面上形成栅极介电层；以及在所述栅极介电层上形成填充所述栅极沟槽的栅电极堆叠件。其中形成所述栅电极堆叠件包括在所述栅极介电层上方形成第一功函数层，所述栅极介电层形成在所述第一有源区上；在所述第一功函数层上形成金属扩散阻挡层；在所述金属扩散阻挡层上形成润湿层；以及在所述润湿层上形成金属填充层。在上述方法中，其中，形成所述金属扩散阻挡层包括在所述第一功函数层上形成第一金属氮化物层，所述第一金属氮化物层包含TiN ；以及在所述第一金属氮化物层上形成第二金属氮化物层，所述第二金属氮化物层包含富Ti的TiN或者TaN中的至少一种。在上述方法中，其中，形成所述润湿层，所述润湿层包含Co、Ti、或者Ta中的至少一种。在上述方法中，其中，形成所述栅电极堆叠件进一步包括平坦化所述金属填充层、所述润湿层、所述金属扩散阻挡层、以及所述第一功函数层，直到将所述层间介电图案的顶面暴露出来以在所述栅极沟槽内形成由一部分所述金属填充层形成的金属填充线。在上述方法中，其中，形成所述栅电极堆叠件进一步包括在所述栅极介电层上方形成第二功函数层，所述栅极介电层在所述第二有源区上形成，其中，形成所述金属扩散阻挡层、所述润湿层、以及所述金属填充层，以覆盖所述第一功函数层和所述第二功函数层。附图说明图I是根据实施例的具有金属栅电极堆叠件的半导体器件的剖面图；图2是根据另一实施例的具有金属栅电极堆叠件的半导体器件的剖面图；以及图3A至图31是根据实施例的制造半导体器件的方法的剖面图。具体实施方式·可以了解为了实施各个实施例的不同部件，以下公开内容提供了许多不同的实施例或者实例。在下面描述元件和布置的特定实例以简化本专利技术。然而，本专利技术可以以许多不同的形式体现，并不应被解释为用于限制本文所述的实施例；相反，提供这些实施例，以使该描述是彻底和完整的，并将向本领域普通技术人员全面传达本专利技术。然而，没有这些特定的细节也可实施一个或多个实施例是显而易见的。在附图中，为了清楚起见，将层和区的厚度和宽度放大了。附图中相同的参考数字表示相同的元件。附图中所示出的元件和区在本质上是示意性的，因此附图中所示出的相对大小或者间隔并不期望用于限制本专利技术的范围。图I是根据本专利技术的实施例的半导体器件100的剖面图。半导体器件100包括具有有源区112的衬底110。轻掺杂漏极(LDD)区114和源极/漏极区116在衬底110的有源区112中形成。层间介电图案120在衬底110的有源区112上形成。层间介电图案120包括绝缘间隔件124和绝缘图案126。层间介电图案120限定在衬底110的有源区112上通过层间介电图案120形成的栅极沟槽128。在一些实施例中，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；栅极介电层，位于所述衬底上；以及栅电极堆叠件，位于所述栅极介电层上，所述栅电极堆叠件包括：金属填充线；润湿层，与所述金属填充线的侧壁和底面相接触；金属扩散阻挡层，与所述润湿层相接触，并利用所述金属扩散阻挡层和所述金属填充线之间的所述润湿层覆盖所述金属填充线的所述侧壁和所述底面；以及功函数层，利用所述功函数层和所述金属填充线之间的所述润湿层和所述金属扩散阻挡层覆盖所述金属填充线的所述侧壁和所述底面。

【技术特征摘要】
2011.07.28 US 13/192,7181.一种半导体器件，包括 衬底； 栅极介电层，位于所述衬底上；以及 栅电极堆叠件，位于所述栅极介电层上，所述栅电极堆叠件包括 金属填充线； 润湿层，与所述金属填充线的侧壁和底面相接触； 金属扩散阻挡层，与所述润湿层相接触，并利用所述金属扩散阻挡层和所述金属填充线之间的所述润湿层覆盖所述金属填充线的所述侧壁和所述底面；以及 功函数层，利用所述功函数层和所述金属填充线之间的所述润湿层和所述金属扩散阻挡层覆盖所述金属填充线的所述侧壁和所述底面。2.根据权利要求I所述的半导体器件，其中，所述润湿层包含Co、Ti、或者Ta中的至少一种；所述金属填充线包含Al、Cu、AlCu、或者W中的至少一种；所述功函数层包含Ti、Al、TiAl、TiN、Co、WN、或者TaC中的至少一种。3.根据权利要求I所述的半导体器件，其中，所述金属扩散阻挡层具有至少一层金属氮化物层，所述金属氮化物层包含富Ti的TiN、TaN、或者TiN中的至少一种；或者 所述金属扩散阻挡层具有第一金属氮化物层和第二金属氮化物层的堆叠结构，所述第一金属氧化物层包含TiN，所述第二金属氮化物层包含富Ti的TiN或者TaN中的至少一种。4.根据权利要求I所述的半导体器件，进一步包括 位于所述栅极介电层和所述功函数层之间的保护层，所述保护层形成在所述栅极介电层上，并与所述栅极介电层相接触，其中所述保护层包含TiN、TaN、或者TaC中的至少一种；或者 所述的半导体器件进一步包括 阻挡层，介入所述栅极介电层和所述功函数层之间，其中所述阻挡层包含TiN、TaN、TaC、或者WN中的至少一种。5.一种半导体器件，包括 衬底，具有第一有源区和第二有源区； 层间介电图案，在所述第一有源区上限定第一栅极沟槽以及在所述第二有源区上限定第二栅极沟槽；以及 第一金属氧化物半导体(MOS)晶体管，包括位于所述第一栅极沟槽内的第一栅电极堆叠件，所述第一栅电极堆叠件包括 第一金属填充线； 第一润湿层，与所述第一金属填充线的侧壁和底面相接触； 第一金属扩散阻挡层，与所述第一润湿层相接触，并利用所述第一金属扩散阻挡层和所述第一金属填充线之间的所述第一润湿层覆盖所述第一金属填充线的所述侧壁和所述底面；以及 第一功函数层，利用所述第一功函数层和所述第一金属填充线之间的所述第一润湿层和所述第一金属扩散阻挡层覆盖所述第一金属填充线的所述侧壁和所述底面。6.根据权利要求5所述的半导体器件，其中 所述第一润湿层...

【专利技术属性】
技术研发人员：曹学文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：