提供功率半导体装置(1)，功率半导体装置(1)在发射极侧(11)上的发射电极(2)与集电极侧(15)上的集电极(25)之间具有不同导电类型的层。该装置包括：-第一导电类型的漂移层(6)，-第二导电类型的第一基极层(4)，第一基极层(4)设置在漂移层(6)与发射电极(2)之间，所述第一基极层(4)与发射电极(2)直接电接触，-第一导电类型的第一源区(5)，其设置在发射极侧(11)上嵌入第一基极层(4)中，并且接触发射电极(2)，所述第一源区(5)相比漂移层(6)具有更高的掺杂浓度，-第一栅电极(3)，其与第一基极层(4)、第一源区(5)和漂移层(6)电绝缘，并且所述第一栅电极(3)设置在与第一基极层(4)相同的平面中并且在其侧部，并且比第一基极层(4)更深地延伸到漂移层(6)中。-第二导电类型的第二基极层(45)，其设置在与第一基极层(4)相同的平面中并且在其侧部，-第二栅电极(35)，其设置在发射极侧(11)的顶部，以及–第一导电类型的第二源区(55)，其设置在发射极侧(11)上嵌入第二基极层(45)中，并且延伸到第二栅电极(35)下面的区中，所述第二源区(55)相比漂移层(6)具有更高的掺杂浓度，其中第二栅电极(35)通过第二绝缘层(36)与第二基极层(45)、第二源区(55)和漂移层(6)电绝缘。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及功率半导体装置领域。它涉及如权利要求I的前序部分所述的具有不同导电类型的层的功率半导体装置。
技术介绍
图I示出具有平面栅电极的现有技术IGBT。该IGBT是具有设置在发射极侧11上的发射电极2与相对发射极侧11设置的集电极侧15上的集电极25之间的四层结构的装置。(n_)掺杂漂移层6设置在发射极侧11与集电极侧15之间。P掺杂平面基极层405设置在漂移层6与发射电极2之间，该平面基极层405与发射电极2直接电接触。平面η-掺杂源区505设置在发射极侧11上嵌入平面基极层405中，并且接触发射电极2。 平面栅电极305设置在发射极侧11的顶部。平面栅电极305通过平面绝缘层306与平面基极层405、平面源区505和漂移层6电绝缘。存在设置于平面栅电极305与发射电极2之间的另一个绝缘层309。术语“平面”或“沟槽”基极层和“平面”或“沟槽”源区用于对不同装置类型的层加以区分，而不是意味着任何特殊设计或者任何进一步技术含意。这种平面MOS单元设计在应用于BiMOS类型开关概念时呈现许多缺点。该装置因多种效应而具有高通态损耗。平面设计提供横向MOS沟道，其遭受单元附近的电荷散布(spread)(又称作JFET效应)。因此，平面单元显现低载流子增强。此外，由于横向沟道设计，平面设计还因从MOS沟道的不良电子散布而遭受空穴排放效应(PNP效应)。这些单元之间的区为PiN 二极管部分提供强电荷增强。但是，这种PiN效应在具有低单元封装密度(某个面积中少量的单元)的高电压装置中只能呈现正面影响。为了实现降低的沟道电阻，以较小单元封装密度来制作平面装置，并且这只能采用窄间距(两个单元之间的距离)来补偿，由此降低PiN效应。与阻塞能力有关，平面设计因这些单元处以及这些单元之间的低峰值场而提供良好阻塞能力。平面设计能够在栅电极下面具有大MOS积聚区并且具有大关联电容。然而，该装置因在这些单元之间施加场氧化物类型层以用于密勒电容降低而呈现良好可控性。因此，对于平面设计能够实现良好可控性和低开关损耗。此外，对于所需短路电流能够易于调整平面设计中的单元密度。因此，考虑上述所有效应，现有技术平面单元对场氧化物层应用极窄单元和宽间距。作为对平面设计的代替，引入了如图2所示的沟槽MOS单元设计，其中沟槽栅电极300通过沟槽绝缘层301与沟槽基极层400、沟槽源区500和漂移层6电绝缘。沟槽栅电极300设置在与沟槽基极层400相同的平面中并且在其侧部，并且比沟槽基极层400更深地延伸到漂移层6中。通过这类沟槽栅电极设计，通态损耗较低，这是因为该沟槽设计提供垂直MOS沟道，这提供电子沿垂直方向的增强注入，并且没有遭受单元附近的电荷散布(所谓的JFET效应)的缺陷。因此，沟槽单元对于较低损耗呈现极大改进的载流子增强。由于垂直沟道设计，该沟槽还因从MOS沟道的改进电子散布而提供较小空穴排放效应(PNP效应)。在沟槽底部，存在为PIN 二极管部分提供强电荷增强的积聚层。因此，宽和/或深沟槽呈现最佳性能。该沟槽设计对于降低的沟道电阻提供大单元封装密度。但是，该沟槽设计因高峰值电场而在沟槽的底部角落附近遭受较低阻塞能力。该沟槽设计具有大的MOS积聚区和关联电容，其中难以在沟槽中施加场氧化物类型层以用于密勒电容降低。因此，该装置引起差可控性和高开关损耗。此外，沟槽设计中的高单元密度将引起高短路电流。在“Trenchemitter IGBT with lateral and vertical MOS channels” (Proc.23rd Internat. Conf. on Microelectronics (MIEL 2002), 163-166)中，描述了一种IGBT，该IGBT在一个装置中包括沟槽栅电极和平面栅电极。但是，由于平面栅极设计和沟槽栅极设计的全面应用，即，在沟槽栅电极以及在平面栅电极处在发射电极与漂移层之间可形成沟道，所以平面栅极设计和沟槽栅极设计的缺点仍然存在于组合设计装置中。
技术实现思路
·本专利技术的一个目的是提供一种具有降低的通态损耗、改进的阻塞能力、低空穴排放和良好可控性的功率半导体装置。该问题通过具有权利要求I的特征的半导体装置得到解决。本专利技术功率半导体装置具有不同导电类型的层，这些层设置在发射极侧上的发射电极与相对发射极侧设置的集电极侧上的集电极之间。这些层包括 -第一导电类型的漂移层，其设置在发射极侧与集电极侧之间， -第二导电类型的第一基极层，其设置在漂移层与发射电极之间，所述第一基极层与发射电极直接电接触， -第一导电类型的第一源区，其设置在发射极侧嵌入第一基极层中，并且接触发射电极，所述第一源区相比漂移层具有更高的掺杂浓度， -第一栅电极，其通过第一绝缘层与第一基极层、第一源区和漂移层电绝缘，并且所述第一栅电极设置在与第一基极层相同的平面中并且在其侧部，并且比第一基极层更深地延伸到漂移层中，在发射电极、第一源区、第一基极层和漂移层之间可形成沟道， -第二导电类型的第二基极层， -第一导电类型的第二源区，以及 -第二栅电极，其设置在发射极侧的顶部，并且第二栅电极通过第二绝缘层与第二基极层、第二源区和漂移层电绝缘， 第二源区设置在发射极侧嵌入第二基极层中，并且延伸到第二栅电极下面的区中，该第二源区相比漂移层具有更高的掺杂浓度，其中 第二基极层设置在与第一基极层相同的平面中并且在其侧部，第二源区没有直接连接到发射电极，使得不可形成通过其中电荷载流子能够通过所述第二源区、所述第二基极层从所述发射电极直接流到所述漂移层的沟道。本专利技术半导体装置将平面和沟槽MOS单元集成在单个结构中，以便在降低的通态损耗、改进的阻塞和良好可控性方面获得两种设计的优点。平面栅极设计(单元之间的区域)和沟槽设计(单元本身)的优点能够结合在专利技术半导体装置中，同时消除平面单元区域的例如高损耗、JFET效应、PNP和PiN效应以及沟槽单元之间的空隙等缺点。在平面单元之间的区域中，能够确保良好电荷增强。如果平面增强层存在，则这种效应更为突出。由于平面栅极结构，在截止期间提供电荷抽取的良好场散布并且在导通期间提供良好可控性。另一方面，沟槽单元设计提供具有低空穴排放效应的良好电子注入分布和散布。能够得到极密集单元沟道密度，其中每半个单元具有最高达三个沟道。然而，该密度能够经由单元之间的间距 或者通过结构化源区或者通过调整MOS沟道参数或者通过去除沟槽之一或平面沟道之一来控制。这些源区能够在第三维中直接地或者经由MOS沟道或者还在平面单元部分本身中连接。这些基极层还能够按照相似方式在第三维中或者直接连接，以便避免平面单元中的R锁(latch up)ο此外，该装置易于制造，这是因为本专利技术设计能够基于自对齐过程来制造，其中具有对多个不同装置类型应用增强层结构以及应用专利技术结构、例如发射极开关闸流管结构以及多个可能组合中的反向导电设计的可能性。它还提供如下可能性对于沟槽沟道和平面沟道提供不同的MOS沟道参数并且由此单独优化MOS沟道参数(阈值电压(Vth)、夹断电压(Vp)和栅-发射极电导(gfs))。本专利技术设计适合于完全或部分条带，但是也能够在蜂窝设计中实现。通过从属权利要求，按照本专利技术的其它优点将是显而易见的。附图说明本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M拉希莫，A科普塔，C冯阿尔克斯，M安德纳，
申请(专利权)人：ABB技术有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。