划片槽内的射频测试图形结构制造技术

本发明专利技术公开了一种划片槽内的射频测试图形结构，五个射频压焊块按照“地”—“信号1”—“地”—“信号2”—“地”的顺序沿着划片槽长度方向排放在一条直线上；其中三个接地的压焊块由田字形的金属布线相互连接，该田字形的金属布线属于硅片的第一层金属；由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号1”的压焊块、接“信号2”的压焊块三者之间由射频器件相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。本发明专利技术还公开了与之对应的用于去嵌的“开路”和“短路”射频测试图形结构。本发明专利技术不仅能充分兼容划片槽的结构尺寸要求，而且能满足在线全晶圆射频测试监控的需求。

【技术实现步骤摘要】
本专利技术涉及半导体器件的射频测试图形的设计方法
技术介绍
请参阅图1，在一片硅片(晶圆)10上同时制作有多个芯片(管芯)11，硅片制造过程中有一步“划片”(分片)就是将一片硅片10分割为多个芯片11。为此，在相邻的芯片11之间必须留有一定的距离，这 个距离就是划片槽12 (scribe line)。在硅片制造过程中有一种类型的电学测试称为在线参数测试(也称硅片电学测试,wafer electrical test,WET),是对娃片上的测试图形结构进行的电学测试。这种测试图形结构通常放在独立芯片之间的划片槽内。为了有效地分析缺陷、提高产品的成品率，越来越多的射频集成电路产品需要进行射频器件在线(in-line)全映射(full-mapping)射频测试监控。请参阅图2,这是一种传统的射频测试图形，包含两部分待测的半导体射频器件结构21和为射频探针的放置而设计的去嵌(de-embedding)结构22。半导体射频器件的准确的射频参数，应为测得的射频测试总图形的射频参数减去去嵌结构的射频参数的影响。这种传统的射频测试图形占用面积较大，目前硅片上的划片槽宽度一般要求小于80微米，图2所示的射频测试图形无法满足该结构尺寸的要求，因而无法满足后续的在线全晶圆射频测试监控的需求。
技术实现思路
本专利技术所要解决的技术问题是提供一种划片槽内的射频测试图形结构，它尽可能地减少所占用的版图面积以满足划片槽结构尺寸的要求，为后续的在线全晶圆射频测试监控奠定基础。为解决上述技术问题，本专利技术划片槽内的射频测试图形结构为五个射频压焊块(RF Pad)按照“地”一“信号I” 一 “地”一“信号2” 一 “地”的顺序沿着划片槽长度方向排放在一条直线上；其中三个接地的压焊块由田字形的金属布线相互连接，该田字形的金属布线属于硅片的第一层金属；由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者之间由射频器件相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。所述射频测试图形结构用于去嵌的“开路”结构为去除所述射频器件，但保留原射频器件向外连接的所有金属布线。这样，由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者互不连接。所述射频测试图形结构用于去嵌的“短路”结构为去除所述射频器件，但保留原射频器件向外连接的所有金属布线，同时将原射频器件各电极之间用金属布线相互连通。这样，由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。本专利技术划片槽内射频测试图形结构可以满足当前划片槽宽度小于或等于80微米的结构尺寸要求，从而充分满足在线全晶圆射频测试监控的需求；同时还保证了对射频信号端的良好的屏蔽，有效地减少了射频压焊块对地的寄生电容，消除了衬底的寄生电阻。附图说明图I是硅片上划片槽的示意图；图2是传统的射频测试图形结构；图3是本专利技术划片槽内的射频测试图形结构；图4是本专利技术划片槽内的用于去嵌的“开路”射频测试图形结构；图5是本专利技术划片槽内的用于去嵌的“短路”射频测试图形结构。图中附图标记说明·10为娃片；11为芯片；12为划片槽；21为待测的射频器件；22为去嵌结构。具体实施例方式本专利技术划片槽内的射频测试图形结构如图3所示五个射频压焊块(RF Pad)按照“地”——“信号I ”——“地”——“信号2”——“地”的顺序沿着划片槽长度方向排放在一条直线上。压焊块是集成电路芯片的输入、输出(I/O)引线端，位于硅片的最上方一层。其中三个接地的压焊块由田字形的金属布线相互连接，该田字形布线属于硅片的第一层金属。娃片的第一层金属是所有金属层中位于最下方的，在娃片制备完成后第一层金属是埋设于硅片内部的。由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者之间由射频器件相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。接“信号I”的压焊块与射频器件之间的金属连线属于硅片的最顶层金属，接“信号2”的压焊块与射频器件之间的金属连线也属于硅片的最顶层金属。硅片的最顶层金属是所有金属层中位于最上方的，仅在压焊块的下方。射频器件与所述接地结构的连接方式有二 一是与任一接地的压焊块相连接，此时该金属连线也属于硅片的最顶层金属；二是与田字形的金属布线相连接，此时该金属连线需要采用通孔电极，例如钨塞。硅片的第一层金属和最顶层金属相隔最远，这样的设计不仅保证了对射频信号端的良好屏蔽，同时有效地减少了射频压焊块对地的寄生电容，消除了衬底的寄生电阻。图3中的所有压焊块、射频器件和所有连线都要在划片槽的宽度范围内，即长度a要小于或等于划片槽的宽度。进一步地，在划片槽的长度方向上，相邻的射频压焊块的中心点相距100微米。在划片槽的宽度方向上，每个射频压焊块的边长下限为30微米，上限为划片槽的宽度。连接两个接信号的压焊块和三个接地的压焊块的射频器件可以是BJT (双极晶体管)、RFCMOS (射频MOS晶体管)、电感、电容等，图3中以双极晶体管为例。该双极晶体管的基极接“信号I”压焊块，集电极接“信号2”压焊块，发射极接任意一个“地”压焊块或所述田字形金属连线的任意一点(可能需要通孔电极来连接)。为了扣除射频压焊块的并联导纳及串联阻抗效应，常用“open-short”去嵌化(De-Embedding)技术，即分别提供一个“开路”(open)和“短路”(short)的射频测试图形结构。请参阅图4，这是本专利技术用于去嵌的“开路”射频测试图形。与图3相比的区别是只从图3中去除射频器件，但保留原射频器件向外连接的所有金属布线。这样，该“开路”射频测试图形中，由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者互不连接。请参阅图5，这是本专利技术用于去嵌的“短路”射频测试图形。与图3相比的区别是只从图3中去除射频器件，但保留原射频器件向外连接的所有金属布线，同时将原射频器件各电极之间用金属布线相互连通。这样，该“短路”射频测试图形中，由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来·说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种划片槽内的射频测试图形结构，其特征是，所述射频测试图形结构为：五个射频压焊块按照“地”——“信号1”——“地”——“信号2”——“地”的顺序沿着划片槽长度方向排放在一条直线上；其中三个接地的压焊块由田字形的金属布线相互连接，该田字形的金属布线属于硅片的第一层金属；由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号1”的压焊块、接“信号2”的压焊块三者之间由射频器件相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。

【技术特征摘要】
1.一种划片槽内的射频测试图形结构，其特征是，所述射频测试图形结构为五个射频压焊块按照“地”一“信号I” 一 “地”一“信号2” 一 “地”的顺序沿着划片槽长度方向排放在一条直线上； 其中三个接地的压焊块由田字形的金属布线相互连接，该田字形的金属布线属于硅片的第一层金属； 由三个接地的压焊块和田字形金属布线所组成的接地结构、接“信号I”的压焊块、接“信号2”的压焊块三者之间由射频器件相互连接，其金属连线属于硅片的最顶层金属或通孔金属电极。2.根据权利要求I所述的划片槽内的射频测试图形结构，其特征是，在划片槽的长度方向上，相邻的射频压焊块的中心点相距100微米。3.根据权利要求I所述的划片槽内的射频测试图形结构，其特征是，在划片槽的宽度方向上，每个射频压焊块的边长下限为30微米，上限为划片槽的宽度。4.根据权利要求I所述的划片槽内的射频测试图形结构，其特征是，所述射频器件包括双极晶体管、射频MOS晶体管、电感、电容。5.根据权利要求I所述的划片槽内的射频测试...

【专利技术属性】
技术研发人员：周天舒，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：