半导体器件和用于制造半导体的方法技术

本发明专利技术涉及半导体器件和用于制造半导体的方法，其中该半导体器件包括：半导体基底、在半导体基底上的无机隔离层和在无机隔离层上的金属化层。金属化层包括熔断器结构。至少在熔断器结构的区域，金属化层和无机隔离层具有公共界面。

【技术实现步骤摘要】
本专利技术的实施方式涉及包括熔断器(fuse)结构的半导体器件。本专利技术的另一实施方式涉及用于制造这样的半导体器件的方法。
技术介绍
在电子器件中，熔断器用于保护这些电子器件中的电路以防过载，过载会导致电子器件的过热。通常，SMD熔断器(SMD—表面安装器件)被焊接在这样的器件的板上，例如，在移动电话PCB板上(PCB—印刷电路板)。该概念的缺点是这样的PCB板上的封装水平有 限,此外这样的SMD熔断器的成本较高。
技术实现思路
本专利技术的实施方式提供了一种半导体器件，其包括半导体基底、在半导体基底上的无机隔离层以及无机隔离层上的金属化层。金属化层包括熔断器结构，其中，至少在熔断器结构的区域中，金属化层和无机隔离层具有公共界面。本专利技术的另一实施方式提供了一种用于制造这样的半导体器件的方法。该方法包括在半导体基底上形成无机隔离层的步骤。该方法还包括在无机隔离层上形成金属化层的步骤。此外，该方法还包括在金属化层上形成熔断器结构的步骤，从而使得至少在熔断器结构的区域中，金属化层和无机隔离层具有公共界面。附图说明将使用附图来详细地说明本专利技术的实施方式，其中图IA示出了根据本专利技术的实施方式的半导体器件的透视图。图IB示出了根据本专利技术的另一实施方式的半导体器件的透视图。图2A示出了根据另一实施方式的半导体器件的金属化层的铝层的顶视图。图2B示出了具有图2A的金属化层的半导体器件的截面图。图2C示出了图2B的半导体器件的等效电路图。图2D示出了包括图2B的半导体器件的封装半导体器件的底视图。图3示出了用于制造根据本专利技术的实施方式的半导体器件的方法的流程图。图4A至图4H示出了在根据图3的方法制造半导体器件期间，中间产品是如何产生的截面图；以及图41示出了以图3的方法制造的最终产品的截面图。具体实施例方式在详细地说明本专利技术的实施方式之前，应当指出的是，相同或功能相同的元件被提供以相同的参考符号，并且被提供以相同的参考符号的元件的重复说明被省略。因此，对具有相同的参考符号的元件的说明是可互换的。图IA示出了根据本专利技术的实施方式的半导体器件100的透视图。半导体器件100包括半导体基底102以及半导体基底102上的无机隔离层104。在下文中，半导体基底102也被称为基底102。此外，半导体器件100包括无机隔离层104上的金属化层106。金属化层106包括熔断器结构108。在熔断器结构的区域108 (图IA的阴影区域)中，金属化层106和无机隔离层104具有公共界面。换言之，至少在熔断器结构的区域108中，金属化层106和无机隔离层104彼此邻近。换言之,在半导体器件100的层叠方向(layer staple direction)上，金属化层106至少在熔断器结构108的区域中紧接着无机隔离层104。通过在半导体器件100的普通金属化层106中集成熔断器结构108，可实现高级别的小型化。此外，半导体器件100具有少于SMD熔断器的PCB面积需求。半导体器件100的另一优点是半导体器件100具有非常低的工作电阻并且可以使用半导体处理/技术来生产半导体器件100。因此，控制良好的熔断器性质可以以保证百万分之几(ppm)级别的规 格来实现。简言之，半导体器件100提供了基于半导体处理的非常廉价而且精确集成(不需要增加额外的金属化层)的概念。熔断器结构108可以以各种半导体技术与其他器件(例如，诸如TVS 二极管、电阻器、晶体管)集成。换言之，半导体器件100可以包括使用金属化层106相互连接的其他的半导体元件，其中也实施了熔断器结构108。因此，熔断器结构108可以被视为可以容易地与半导体器件100中的其他元件集成的模块。如图IA所示，熔断器结构108集成在同一金属化层106中，以用于半导体器件100的标准互连和垫(pad)。根据实施方式，具有熔断器结构108的半导体器件100的应用领域是保护电路以防过载。换言之，熔断器108可以被视为是过流(EOS=电过载(electricaloverstress))保护熔化熔断器，其不同于其他广为所知的熔断器(比如可调或可编程熔断器)。根据本专利技术的实施方式，具有电迁移效应或热迁移效应的金属(诸如铝或铜)可以被用于熔断器结构108 (并且可选地，也用于完整的金属化层106)，这允许熔断器寿命的良好的调节。通过具有这样的金属侵蚀(aggressive)寿命,可以实现较窄电流范围的规格,例如，对于额定2A的熔断器，5A的熔断时间可以短于2A时的熔断时间的IO7分之一。如图IA所示，熔断器结构108可以由金属化层106的第一熔断器区域110、金属化层106的第二熔断器区域112以及金属化层106的第三熔断器区域114而形成。第三熔断器区域114可以形成连接第一熔断器区域110和第二熔断器区域112的熔断器元件。熔断器元件114可以至少部分地具有最小宽度W3，其比熔断器结构108的第一熔断器区域110的宽度W1和第二熔断器区域112的宽度W2小至少30%、50%或70%。通过使熔断器元件114的宽度％小于熔断器区域110、112的宽度wi、w2，第三熔断器区域114的电阻大于第一熔断器区域110和第二熔断器区域112的电阻，这导致在过流的情况下熔断器元件114的加热更快，从而熔断器元件114在第一熔断器区域110和第二熔断器区域112开始熔化之前熔化。此外，由于较小的宽度W3，熔断器元件114的电迁移发生得比熔断器区域110、112的电迁移更快。此外，使用无机隔离层104而不是例如聚合物钝化层，具有以下优点可以在普通半导体生产处理过程中制造完整的半导体器件100，并且熔断器结构108可以集成在金属化层中以连接半导体器件100的不同的元件。这在使用聚合物钝化层时是不可能的，因为它们必须在不同的处理(在制造了半导体器件的不同元件以后)中制造。此外，将熔断器结构集成入这样的半导体器件的普通金属化层中也不再可能，因为在该制造状态过程中，金属化层通常已被密封。因此，熔断器结构只能在密封的金属化层的顶部集成在附加的熔断器金属化层上。但是，这会增加这样的熔断器器件的成本。总之，为了实现熔断器结构108，使用了标准的BEOL (后段制程)金属化，此外，其可以被用于连接其他元件，例如，半导体器件100的有源或无源部件或元件。根据另一实施方式，无机隔离层104可以包括至少一个基于硅的非导电子层(sublayer)。1·图IB示出了器件101，其扩展了器件100，其中，配置在基底102和金属化层106之间的器件100的无机隔离层105包括基底102上的第一无机子层105a以及至少在熔断器结构108中配置在金属化层106与第一无机子层105a之间的第二无机子层105b。从图IB中可以看出，第一无机子层105a被配置在熔断器结构108的区域(阴影区域)以及与熔断器结构108的区域的邻近的非熔断器区域中。此外，可以看出，第二无机子层105b可仅配置在熔断器结构108的区域中。该第二无机子层105b可以用于控制熔断器损坏时间(ms/年)相对于所施加的电流的斜率。此外，第二无机子层105b用作热障壁(barrier)并允许熔断器特性(熔断时间、寿命)的精确调节。如图IB所示，第二无机子层105b可以在熔断器结构108的区域中与金属化层本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体基底；在所述半导体基底上的无机隔离层；以及在所述无机隔离层上的金属化层，所述金属化层包括熔断器结构，其中，至少在所述熔断器结构的区域中，所述金属化层与所述无机隔离层具有公共界面。

【技术特征摘要】
2011.07.29 US 13/194,7211.一种半导体器件，包括 半导体基底； 在所述半导体基底上的无机隔离层；以及 在所述无机隔离层上的金属化层，所述金属化层包括熔断器结构，其中，至少在所述熔断器结构的区域中，所述金属化层与所述无机隔离层具有公共界面。2.根据权利要求I所述的半导体器件，还包括在所述金属化层上的无机钝化层。3.根据权利要求2所述的半导体器件，其中，所述无机钝化层与所述金属化层至少在所述熔断器结构的区域中具有公共界面。4.根据权利要求I所述的半导体器件，其中，所述无机隔离层包括至少一个基于硅的非导电子层。5.根据权利要求I所述的半导体器件，其中，在所述熔断器结构的区域以及与所述熔断器结构的区域邻近的非熔断器区域中，所述无机隔离层包括所述基底上的第一无机子层，并且，在所述熔断器结构的区域中，包括所述金属化层与所述无机隔离层的所述第一无机子层之间的第二无机子层。6.根据权利要求5所述的半导体器件，其中，所述无机隔离层的所述第一无机子层是厚度在IOOnm与2000nm之间的热氧化物层，并且，所述无机隔离层的所述第二无机子层是厚度小于等于5000nm的沉积氧化物层。7.根据权利要求I所述的半导体器件， 其中，所述熔断器结构由所述金属化层的第一熔断器区域、所述金属化层的第二熔断器区域以及所述金属化层的第三熔断器区域形成；并且 其中，所述第三熔断器区域形成连接所述第一熔断器区域与所述第二熔断器区域的熔断器元件，所述熔断器元件至少部分具有最小宽度，其比所述第一熔断器区域的宽度以及所述第二熔断器区域的宽度至少小30%。8.根据权利要求I所述的半导体器件，还包括 在所述金属化层上的第一铜柱，形成提供对所述熔断器结构的第一电连接的第一端子；以及 在所述金属化层上的第二铜柱，形成提供对所述熔断器结构的第二电连接的第二端子; 其中，所述第一铜柱与所述第二铜柱彼此几何地分离；以及所述第一铜柱与所述第二铜柱仅通过所述金属化层而导电耦接。9.根据权利要求I所述的半导体器件，还包括 在所述金属化层上的第一凸点下金属，形成提供对所述熔断器结构的第一电连接的第一端子；以及 在所述金属化层上的第二凸点下金属，形成提供对所述熔断器结构的第二电连接的第二端子； 其中，所述第一凸点下金属与所述第二凸点下金属彼此几何地分离。10.根据权利要求9所述的半导体器件，其中，所述第一凸点下金属仅通过所述金属化层而导电耦接至所述第二凸点下金属。11.根据权利要求9所述的半导体器件，其中，所述金属化层与所述凸点下金属的材料是不同的。12.根据权利要求I所述的半导体器件，其中，所述金属化层包括铝。13.根据权利要求I所述的半导体器件，其中，所述金属化层包括具有衬底的第一导电子层和包含铝的第二导电子层，所述第一导电子层被配置在所述无机隔离层与所述第二导电子层之间。14.根据权利要求13所述的半导体器件，其中，所述金属化层包括配置在所述第二导电子层上的第三导电子层，从而使得所述第二导电子层被配置在所述第一导电子层与所述第三导电子层之间。15.根据权利要求14所述的半导体器件，其中，所述第三导电子层为防反射层。16.根据权利要求14所述的半导体器件，其中，所述第三导电子层与所述第一导电子层包括相同的材料。17.根据权利要求I所述的半导体器件，还包括形成在所述半导体基底中的TVS二极管。18.根据权利要求17所述的半导体器件，其中，所述TVS二极管与所述熔断器结构共享用于电连接所述熔断器结构与所述TVS 二极管的电极区域的公共端子。19.根据权利...

【专利技术属性】
技术研发人员：加布里埃莱·贝蒂纳施，迈克尔·舍雷克，乌韦·赛德尔，沃尔夫冈·沃尔特，于贝尔·维尔特曼，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：