碳化硅半导体装置制造方法及图纸

本发明专利技术提供一种能够以少的工序数形成并且具备耐热性优良的温度检测元件的碳化硅（SiC）半导体装置。SiC半导体装置具备：半导体元件，形成在SiC基板（1）上；源极电极（15）以及栅极焊盘（16），使用在底面具备势垒金属（14）的布线层形成；测温电阻体（20），使用该布线层的势垒金属（14）的一部分形成。

【技术实现步骤摘要】
本专利技术涉及具备温度检测元件的碳化硅半导体装置。
技术介绍
作为能够实现高耐压、低损失以及高耐热的下一代的开关元件，使用了碳化硅(SiC)的半导体元件被认为是有前途的，期待对变换器(inverter)等的功率半导体装置的应用。但是，在使用碳化硅形成的半导体装置(碳化硅半导体装置)中，留有很多应该解决的问题。已知例如具备在保护电路的工作控制中使用的温度检测元件的半导体装置，但是，在使用硅形成的以往的半导体装置(硅半导体装置)中，常常使用以多晶硅形成的二极 管(多晶硅二极管)作为温度检测元件。多晶硅二极管是在多晶硅膜中离子注入杂质(掺杂齐U)而形成的，但是，在硅半导体装置上形成多晶硅二极管的情况下，如果同时进行用于在硅基板上形成半导体元件的离子注入和用于形成多晶硅二极管的离子注入，则制造工序数的增加为最小限度即可。另一方面，在碳化硅半导体装置的制造中，在进行了用于形成半导体元件的离子注入之后，需要实施1500°C以上的热处理。因此，在碳化硅半导体装置上形成温度检测用的多晶硅二极管的情况下，需要在不同的工序中进行用于形成半导体元件的离子注入和用于形成多晶硅二极管的离子注入。即，与以往的硅半导体装置的情况相比，工序数较大地增加。此外，在下述的专利文献I中，公开了如下结构的半导体装置在功率用晶体管的源极电极上设置具有导热性的绝缘层，在其上配设钼或多晶硅的薄膜电阻体作为温度检测电阻。专利文献I :日本特开昭63-213370号公报。如先前所述那样，在碳化硅半导体装置中内置多晶硅二极管作为温度检测元件的情况下，导致制造工序数的增多，所以，制造成本的上升成为问题。此外，期待碳化硅半导体装置在高温下的工作，但是，多晶硅二极管难以在200°C以上的温度中工作，所以，在假定在200°C以上工作的碳化硅半导体装置中不能够使用多晶硅二极管。
技术实现思路
本专利技术是为了解决以上的课题而提出的，其目的在于提供一种能够以少的工序数形成并且具备耐热性优良的温度检测元件的碳化硅半导体装置。本专利技术的碳化硅半导体装置具备半导体元件，形成于碳化硅基板；布线层，配设在所述碳化硅基板上，并且在底面具备势垒金属；测温电阻体，使用所述布线层的所述势垒金属的一部分形成。在本专利技术中，作为温度检测元件，不具备多晶硅二极管而具备使用势垒金属的一部分形成的测温电阻体。测温电阻体与多晶硅二极管相比能够在高的温度下使用，因此也能够应用于假定在高温下(200°C以上)工作的碳化硅半导体装置。此外，测温电阻体与多晶硅二极管不同，在其形成工序中不需要进行离子注入。并且，测温电阻体是利用在源极电极或栅极焊盘的底面设置的势垒金属14的一部分形成的。因此，在本实施方式中，制造工序数的增加被抑制到最小限度。附图说明图I是示出实施方式I的碳化硅半导体装置的结构的剖面图。图2是实施方式I的碳化硅半导体装置的制造工序图。图3是实施方式I的碳化硅半导体装置的制造工序图。图4是实施方式I的碳化硅半导体装置的制造工序图。 图5是实施方式I的碳化硅半导体装置的制造工序图。图6是实施方式I的碳化硅半导体装置的制造工序图。图7是实施方式I的碳化硅半导体装置的制造工序图。图8是实施方式I的碳化硅半导体装置的制造工序图。图9是实施方式I的碳化硅半导体装置的制造工序图。图10是示出在实施方式2的碳化硅半导体装置中的测温电阻体的布局的俯视图。图11是示出在实施方式3的半导体装置中的测温电阻体的布局的俯视图。图12是示出在实施方式3的半导体装置中的测温电阻体的布局的剖面图。图13是示出在实施方式4的半导体装置中的测温电阻体的布局的剖面图。具体实施例方式<实施方式1> 图I是示出实施方式I的碳化硅半导体装置(以下记作“Sic半导体装置”)的结构的剖面图。此处不出 SiC 半导体装置具备 M0SFET(Metal_0xide Semiconductor Field-EffectTransistor :金属氧化物半导体场效应晶体管)作为半导体元件的例子。该SiC半导体装置具有多个MOSFET单元，并且，具有以包围配设有这些多个MOSFET单元的区域的方式设置有用于对电场集中进行缓和的终端结构的结构。在图I中示出活性区域的最外周的MOSFET单元以及其外侧的终端结构的结构。以下，将配设有MOSFET单元的区域(图I的左侧部分)称为“活性区域”、将配设有终端结构的区域(图I的右侧部分)称为“终端区域”。如图I所示，本实施方式的SiC半导体装置使用由n+型的SiC基板I和在其上生长的rT型的外延层2构成的外延基板形成。在外延层2的上表面部选择性地形成有P型的阱区域(P阱区域)3。在P阱区域3表面部分形成有η型的源极区域5。另一方面，在包围配置有MOSFET单元的活性区域的终端区域，在外延层2的上表面部形成有作为终端结构的一部分而工作的P型的阱区域(终端P阱区域)4。在终端P阱区域4的外周部形成有杂质浓度比终端P阱区域4低的P型区域即JTE (JunctionTermination Extension :结终端扩展)区域 7。在外延层2上，形成有覆盖活性区域的栅极氧化膜8和覆盖终端区域的场氧化膜9。在栅极氧化膜8上，以跨越相邻的P阱区域3的方式配设有栅极电极10。此处，将位于栅极电极10的下方的与P阱区域3相邻的外延层2的部分(由相邻的P讲区域3夹着的区域)称为“JFET (Junction Field Effect Transistor :结型场效应晶体管)区域”。此外，位于栅极电极10的下方的被源极区域5和JFET区域夹着的区域为在MOSFET导通时形成沟道的“沟道区域”。在场氧化膜9上配设有栅极布线11。栅极布线11以与栅极电极10相同的布线层形成，两者在未图示的区域连接。在栅极电极10以及栅极布线11上形成有层间绝缘膜12。在层间绝缘膜12上，配设有成为外部连接用的电极的源极电极(源极焊盘)15以及栅极焊盘16。源极电极15和栅极焊盘16使用同一布线层形成，在其底面设置有势垒金属(barrier metal) 14。此外,在SiC基板I的背面(下表面)配设有漏极电极17。源极电极15通过形成于层间绝缘膜12的接触孔而与MOSFET单元的源极区域5、 P阱区域3以及终端P阱区域4电连接。在P阱区域3以及终端P阱区域4的与源极电极15的连接部分分别形成有P+型的接触区域6。此外，在露出于各接触孔的外延层2的部分(源极区域5、接触区域6的上表面)形成有硅化物13，源极电极15与源极区域5以及接触区域6之间的连接经由该硅化物13而成。此外，栅极焊盘16通过形成于层间绝缘膜12的接触孔而与栅极布线11连接。在本实施方式的SiC半导体装置中，作为温度检测元件，具备使用势垒金属14的一部分形成的测温电阻体20。此外，与测温电阻体20连接并且用于取出其输出电压的温度感测焊盘21使用与源极电极15以及栅极焊盘16相同的在底面具有势垒金属14的布线层形成。由于测温电阻体20的电阻值依赖于温度而发生变化，所以，使用在温度感测焊盘21所显现的测温电阻体20的输出电压对测温电阻体20的电阻值进行测定，由此，能够检测该SiC半导体装置的温度。图2 图9是实施方式I的SiC半导体装置的制造工序图。以下，参照它们对本实施方式的本文档来自技高网...

【技术保护点】
一种碳化硅半导体装置，其特征在于，具备：半导体元件，形成于碳化硅基板；布线层，配设在所述碳化硅基板上，在底面具备势垒金属；以及测温电阻体，使用所述布线层的所述势垒金属的一部分形成。

【技术特征摘要】
2011.07.25 JP 2011-1622041.一种碳化硅半导体装置，其特征在于，具备 半导体元件，形成于碳化硅基板； 布线层，配设在所述碳化硅基板上，在底面具备势垒金属；以及 测温电阻体，使用所述布线层的所述势垒金属的一部分形成。2.根据权利要求I所述的碳化硅半导体装置，其特征在于， 所述测温电阻体在平面视图中配设在该碳化硅半导体装置的芯片中央部。3.根据权利要求I所述的碳化硅半导体装置，其特征在于， 所述测温电阻体在平面视图中配设在该碳化硅半导体装置的芯片外周部的不流过电流的区域。4.根据权利要求I所述的碳化硅半...

【专利技术属性】
技术研发人员：折附泰典，油谷直毅，樽井阳一郎，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：