管理集成电路设计的装置和方法制造方法及图纸

本发明专利技术是关于一种管理集成电路设计的装置和方法，包括对设计的配置、设计参数和设计功能的管理，其中设计者能够控制定制指令或其他设计元素。在一个实施例中，使用了面向对象仿真技术(202、204)。为了增强在设计、层次结构和设计过程中的其他方面中关于与其他组件的接口功能，运用了设计迭代、组件封装、人类可读文件格式的使用、可扩展动态GUI和工具箱及其他特点。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术涉及半导体设计和集成电路的计算机自动化设计领域，特别是涉及一种管理系统设计中的配置、设计参数和功能性的方法以及一种可以由设计者控制的定制指令或其他设计元素的管理集成电路设计的装置和方法。
技术介绍
目前已有若干种用于集成电路(integratedcircuit, IC)设计的计算机辅助设计(computer aided design,CAD)工具。此类计算机辅助或计算机自动化的IC设计工具中可包括具有综合与优化处理功能的模块或程序。通常，综合(synthesis)被定义为一种由高一级抽象层次向低一级抽象层次转化的方法，可包括任何必要的各级抽象层次的综合技术的组合。所谓“行为综合”(behavioral synthesis)是指一种设计工具,它将所需要的IC的行为(例如输出、输出和函数)输入一计算机程序，从而设计出能够表现出所需要的行为的器件。这类工具与人工布线等人工设计方法相比而言，能够使IC设计者在在非常短的时间内设计出更为复杂的器件，比如具有上百万个逻辑门的器件，而很少产生或根本没有错误。不同抽象层次的综合处理的例子包括体系结构层次的综合(architecturallevel synthesis)和逻辑层次的综合(logic level synthesis),这两种综合都可应用于IC设计过程中。体系结构层次的综合主要涉及电路的宏观结构，采用功能块的方式(包括与其相互连接和内部功能相关的信息)。体系结构层次的综合包括寄存器传送级(registertransfer level, RTL)的综合,可以包含多位元件如寄存器和算子。逻辑层次的综合涉及门电路层次的设计。通过逻辑层次的综合确定电路的微观结构并将逻辑模型转化为实际的库单元(library cell)之间的内部连接。逻辑层次的综合的产物就是逻辑器件及其互相连接的连线表。目前市场上已经有若干供货商可以提供商业逻辑层次综合器(所谓综合“引擎”)。综合过程通常是首先由设计者根据目标器件所要实现的功能编制出一套IC规范(specification)。然后利用硬件描述语言(hardware description language, HDL)将这些规范编码。硬件描述语言包括位于纽约的IEEE提供的VHDL (VHSIC硬件描述语言)或位于加洲圣克拉拉的凯登斯设计系统公司(Cadence Design Systems, Inc)提供的Verilog 。IC规范规定IC所需要的输入和输出以及需要的功能，如可使用内存的大小或时钟脉冲速度。然后设计者通过HDL生成一个“连线表”(netlist)，该连线表包括门电路及其连接线路的列表，是对所需IC的电路系统的描述。 最终将设计方案编译并制造出用于生产物理IC的掩模。图I是现有技术中基于综合法的IC设计和制造方法。另外可参考2001年11月27日授予Dangelo等人的名为《生成并验证电子设计低层次描述的方法和系统》的美国专利6，324，678。该专利公开了一种从高层次描述和规范生成复杂数字器件的结构描述的方法。该方法利用系统技术将原始的、高层次描述的意图中所包含语义的一致性映射并执行。设计活动实际上是一系列不同层次设计描述的转化操作。获取某一层次的指定含义(语义)和形式软件操作(formal software manipulations)并导出下一描述符合设计目标的硬件的更为具体的层次。该方法的主要特点在于获取用户的构思、意图、规范、描述、限制和权衡；体系结构划分；高层次的仿真假设分析；规模估计；定时估计；体系结构权衡；有执行估计的概念设计；时序收敛。遗憾的是，上述现有技术尽管十分适合于较简单的器件和单一元件，但是对于自动化IC设计还存在若干局限，特别是当用于设计更为复杂的IC如CPU处理器时局限性就更大。问题的原因是要是，由于必需在设计和综合之前事先将指令集确定，而不能在设计和综合的过程中对指令集进行修改，从而大大减少在设计过程中和完成后能够提供给设计者的灵活性和能力。这些问题在为用户提供定制CPU设计时尤为突出，这些用户需要将处理器集成到他们的系统集成电路设计中。特别是在综合的过程中，由于不能够考虑使用某些指令、函数或元件，就要求设计者试图在设计中对这些元件进行“改形”，这样常常会导致兼容性或其他方面的问题。这一缺陷还大大限制了对某些参数(如晶圆尺寸和时钟脉冲速度)的设计优化，因为设计结果必然是门数的上升，并且不具有针对所需体系结构和体系结构的定制指令。还有，上述现有技术不能对整个处理器进行HDL模型的自动汇编并仿真其操作。而具有这一能力会大大提高设计的效率和效果。针对上述提供用户配置功能和增加可扩展生的问题，已经提出了若干种解决方案。其中最引人注意的是由本申请的受让人开发并销售的“ARChitect”用户可配置设计环境。它是第一个真正的用户可配置交互式处理器设计环境。ARChitect配置工具具有“指向并点击”的用户界面，能够帮助定制基础处理器配置。开发人员可以通过菜单一步一步进入并选择各种选项增加新指令、配置指令/数据高速缓存、选择DSP扩展、增加暂存器、配置中断、整合外围设备，以及定制许多其他基础处理器体系结构的特性。ARChitect工具能够显示出用户设计的框图和程序员的模型，并向开发人员报告需要的门数。ARChitect工具可以为定制设计自动生成RTL文件、综合脚本和HTML格式文件。ARChitect还与其他开发工具兼容，例如(I)MetaWare High C/C++ Tool Suite，该工具提供High C++编译器、连接器、汇编器、效能评测器、和SeeCode 任务相关调试器，外加ARC处理器的指令集仿真器；(2)ARC信号可视化工具(SVT)，该工具可以显示信号处理算法生成的可视图象，还可以大大提高带有DSP扩展配置的ARC处理器上DSP软件的开发和测试的速度；(3) CASSEIA (Cycle-Accurate Signal Simulator with Extensible InstructionArchitecture)开发和验证工具。2002年11月5授予Killian等人的名称为《设计可配置处理器的自动化处理器生成系统及其方法》的美国专利6，477，683公开了另一种有关处理器设计的方法。该专利中描述了一种自动化处理器设计工具。该工具包括为开发目标指令集的可配置定义而使用一种标准化语言对用户定制的处理器指令集扩展的描述；实现该指令集所必需的电路系统的HDL描述；开发工具，如编译器、汇编器、调试器和仿真器，其可以用于为该处理器开发应用软件并对其进行检验。处理器电路系统的实现可以对几个不同方面的标准进行优化，如面积、耗电、速度等。处理器配置被开发出来后，可以对其进行测试并将其输入改进后的系统，以便对处理器的实现进行反复优化。类似地，2002年11月5日授予Killian等人的名称为《为制造目标指令集的可配置定义而在微处理器设中加入标准语言中定义的复杂指令扩展、实现该指令集所必须的电路的HDL描述和该指令集的开发和验证工具》的美国专利No. 6，477，697中，也公开一种自动化处理器设计工具。该专利中公开的标准语言能够处理修改处理器状态或使用可配置处理器的指令本文档来自技高网...

【技术保护点】
一种生成具有多个组件的集成电路设计的方法，其特征在于包括：(a)针对一个项目为至少部分所述多个组件提供代码，每个所述至少部分多个组件都有一个第一类型节点；(b)为所述多个组件中没有所述代码且从其它组件处获取代码的组件定义一第二类型节点；(c)连接至少部分所述第一和第二类型节点以生成一个层次结构，所述的层次结构包括一个最顶端组件；(d)查询所述层次结构中最顶端组件的代码；(e)从所述最顶端组件中读取代码；(f)从至少一个与所述最顶端组件连接的组件中合并代码；以及(g)在整个层次结构中重复所述(e)和(f)，以创建所述集成电路设计。

【技术特征摘要】
2002.04.25 US 60/375,9971.一种生成具有多个组件的集成电路设计的方法，其特征在于包括 (a)针对一个项目为至少部分所述多个组件提供代码，每个所述至少部分多个组件都有一个第一类型节点； (b)为所述多个组件中没有所述代码且从其它组件处获取代码的组件定义一第二类型节点； (c)连接至少部分所述第一和第二类型节点以生成一个层次结构，所述的层次结构包括一个最顶端组件； (d)查询所述层次结构中最顶端组件的代码； (e)从所述最顶端组件中读取代码； (f)从至少一个与所述最顶端组件连接的组件中合并代码；以及 (g)在整个层次结构中重复所述(e)和(f)，以创建所述集成电路设计。2.一种用于生成用户配置集成电路(Ics)设计的计算机化系统，其特征在于包括 一用户界面，被配置为向用户提供信息并从用户处接收信息； 一面向对象的设计环境，具有多个相关联的设计工具，与所述用户界面连接，其中，与所述IC设计相关联的多个组件被表示为对象，所述对象的至少一部分被封装并包括与界面和构建的层次结构相关的信息，所述设计工具使用所述对象中的信息以创建所述的设计，在所述环境内通过所述用户界面所述对象成为用户可配置且可选择； 其中，所述用户可配置包括向所述的IC设计增加一个扩展指令，所述扩展指令包括利用没有模式转换的至少两个长度的指令的混合长度指令集体系结构。3.根据权利要求2所述的系统，其特征在于其中所述设计中的对象表示组件包括两种类型和实例。4.根据权利要求3所述的系统，其特征在于其中至少一个所述类型被存储在至少一个库中，并且至少一个所述实例被存储在至少一个项目中。5.根据权利要求4所述的系统，其特征在于其还进一步包括至少一个连接类型和至少一个连接实例。6.根据权利要2所述的系统，其特征在于其中所述面向对象的环境被适合于以一种层次数据结构将多个组件实例作为一项目存储。7.根据权利要求6所述的系统，其特征在于其中所述层次数据结构包括一个树结构，所述项目的每个所述组件实例都包括与所述系统相关联的一个存储设备上的其自身的目录。8.根据权利要求7所述的系统，其特征在于其中至少一个所述组件具有一个被配置为存储与该组件相关联的数据的第一目录，和一个包括至少一个所述组件所拥有的至少一个库构成的第二目录。9.根据权利要求2所述的系统，其特征在于其中所述的面向对象的环境具有一个被配置为与所述系统相关联的多个不同种类的工具相兼容的标准化数据结构。10.根据权利要求2所述的系统，其特征在于其中所述的设计中的多个组件包括封装的对象，所述封装的对象包含关于如何将两个或更多所述组件连接的信息。11.根据权利要求2所述的系统，其特征在于其中所述系统包括存储于一个库中的多个不同的编译过程。12.根据权利要求11所述的系统，其特征在于其中至少一个所述编译过程是与至少一个项目相关联的，所述至少一个编译过程规定与所述项目相关联的一个设计的构建方式。13.根据权利要求12所述的系统，其特征在于其中至少一个所述的编译过程是被配置成生成具有唯一的实例化变量名称的输出，从而允许所述设计中使用的所述输出进行多份复制。14.根据权利要求2所述的系统，...

【专利技术属性】
技术研发人员：斯蒂芬库克，西蒙布洛德利，马克比尔顿，马克法尔，本文波利，李翰威特，蒂姆格洛夫，
申请(专利权)人：ARC国际公司，
类型：发明
国别省市：