叠层虚拟掩模版的装置及集成硅光子集成芯片的方法制造方法及图纸

本发明专利技术涉及叠层虚拟掩模版的装置及集成硅光子集成芯片的方法，装置结构为照相设备安装在硅光子平台正上方，芯片位置控制台安装在硅光子平台一侧，芯片夹具安装在芯片位置控制台上，计算机分别与照相设备、显像设备、芯片位置控制台相连。方法为将硅光子平台上的硅衬底照相由计算机制成虚拟掩模版；再将光芯片/光器件或电芯片/电器件的图像和尺寸与硅衬底的虚拟掩模版生成对应的虚拟掩模版；将多个虚拟掩模版进行对准叠加对准和固结，形成叠层虚拟掩模版；转化叠层虚拟掩模版的精度到实际硅光子平台的芯片上，并对准和固结，得到高精度的硅光子集成芯片。本发明专利技术避免实际尺寸形状和设计之间的误差，保证对准精度。本发明专利技术还具有生产成本低、易操作、易扩展等优点。

【技术实现步骤摘要】
本专利技术涉及光子集成工艺方法、硅光子集成光器件制成和光通信器件，尤其是半导体激光器和硅基光芯片、硅基光波导的混合集成技术，特别涉及一种叠层虚拟掩模版的装置及集成硅光子集成芯片的方法。
技术介绍
光子集成技术就是将有源器件(例如激光器、光放大器、探测器和调制器等)和光波导器件(例如分光/耦合器等)集成到一个InP (磷化铟)基片或GaAs (砷化镓)基片或娃基片上(Pic, Photonics Integrated Circuits),从而获得单片多功能集成的光器件,实现低成本、小尺寸、低功耗、灵活扩展和高可靠性等优点。然而，由于光子芯片集成的功能非常多，对工艺一致性和产品可靠性要求非常高，其生产的难度也很大(产品的量率随着功能集成的增多而降低)，限制了光子集成技术获得更大规模的应用。 目前娃光子集成技术(SiliconPhotonics)被业界认为是最有前景的光子集成技术，尤其是这一技术可以把微电子和光电子有机结合起来，充分发挥了娃基微电子成熟的工艺技术和光电子技术固有高速、大带宽的优势，目前作为突破性的技术革命被业界投入大量资源进行研发。硅光子集成就是将光芯片和电芯片集成，即将半导体激光器、硅调制器、硅探测器、硅光波导和相应驱动电芯片集成在一起，采用标准和成熟的硅工艺设备制成类似于大规模集成电路的低成本硅光电集成芯片。然而，在硅光子集成中，其中的关键技术之一就是精密的光耦合以及高频电路匹配，其中包括半导体激光器与硅光波导等的光耦合。由于半导体激光器光模场和娃光波导光模场的不同，其光对准容差经常只有几个微米，需要能够高精度地放置光芯片和电芯片以及控制它们的位置，目前业界采用的方法就是使用昂贵的高精度设备，或者利用手工对准，直接导致了产品生产成本的提高，并且昂贵的设备也限制了今后生产规模的进一步扩大。因此，寻找一种采用标准光对准设备的低成本解决方案成为了当今业界的当务之急。
技术实现思路
本专利技术的目的在于针对上述迫切的市场和生产需求，提供一种叠层虚拟掩模版的装置及集成硅光子集成芯片的方法，通过采用标准对准工艺设备和硅工艺流程，本专利技术的方法可以提高硅光子集成的对准容差，尤其对于多功能、高密度化集成的硅光电芯片，具有低成本和易扩展的优势，本专利技术的方法突破了当前市场上需要采用昂贵工艺设备的限制。采用本专利技术的技术，可直接将多种功能的光芯片和电芯片高精度定位集成在在同一硅衬底上，极大降低了当前制造高端光器件的生产成本，易于批量生产。本专利技术的技术方案为叠层虚拟掩模版的装置，包括照相设备、显像设备、计算机、芯片夹具、芯片位置控制台、硅光子平台，其特征在于照相设备安装在硅光子平台正上方，芯片位置控制台安装在硅光子平台一侧，芯片夹具安装在芯片位置控制台上，计算机分别与照相设备、显像设备、芯片位置控制台相连。本专利技术装置中的照相设备、显像设备、计算机、芯片夹具、芯片位置控制台、硅光子平台均为现有结构。叠层虚拟掩模版集成硅光子集成芯片的方法，其特征在于按以下步骤I)照相设备对硅光子平台上的硅衬底照相并记录其实际尺寸和形状传输到计算机，计算机将硅衬底的图像和尺寸制成硅衬底的虚拟掩模版并在显像设备上显示；2)照相设备提取硅光子平台上的相应光芯片/光器件或电芯片/电器件的图像和尺寸，传输到计算机中，由计算机结合硅光子设计图生成对应的虚拟掩模版并在显像设备上显示;3)计算机将多个虚拟掩模版和硅衬底的虚拟掩模版基于在硅光子平台上的公共对准标识进行对准叠加，形成叠层虚拟掩模版并在显像设备上显示； 4)叠层虚拟掩模版记录有硅衬底、所有芯片/器件的实际尺寸形状的标识，在计算机上实现对所有芯片/器件在硅衬底上的高精度对准和固结并在显像设备上显示；5)计算机通过控制安装在芯片位置控制台上的芯片夹具转化叠层虚拟掩模版的精度到实际硅光子平台的芯片/器件上，并对准和固结，得到高精度的硅光子集成芯片。本专利技术集成方法对实际制成硅衬底和单个功能芯片的照相和尺寸形状记录，通过照相设备的放大实现了成倍对准误差的减小，避免了实际尺寸形状和设计之间的误差，保证了对准的精度。本专利技术利用低成本、标准工艺及现有的设备，实现了高精度对准的设计要求，避免了业界普遍采用昂贵工艺设备所带来的高生产成本和生产规模扩大的局限性。针对硅光子集成的应用，采用标准硅工艺设备，分别制作针对实际尺寸和形状的硅衬底、芯片等各自对应的虚拟掩模版并叠加在一起，形成高精度对准的叠层虚拟掩模版，利用照相设备和芯片位置控制台实现对准误差成倍的减小，达到硅光子集成对准的高精度要求。相对于业界目前普遍采用的工艺方法，本专利技术方法具有生产成本低、易操作、易扩展等优点。附图说明图I为专利技术装置的结构框图；图2为专利技术集成方法的具体实现方法图；图3为专利技术的虚拟掩模版的叠层原理图；图4为专利技术的叠层虚拟掩模版集成方法的算法流程框图。具体实施例方式结合附图对本专利技术作进一步的描述。如图I所示，本专利技术的装置100包括照相设备101、显像设备102、计算机103、硅光子平台104、芯片夹具106和芯片位置控制台107，照相设备101安装在硅光子平台104正上方，芯片位置控制台107安装在硅光子平台104 —侧，芯片夹具106安装在芯片位置控制台107上，计算机103分别与照相设备101、显像设备102、芯片位置控制台107相连。本专利技术装置中的照相设备、显像设备、计算机、芯片夹具、芯片位置控制台、硅光子平台均为现有结构。图I中本专利技术的装置100表示实现叠层虚拟掩模版工艺的整体设备组合，利用照相设备101去提取硅光子平台104上的相应光芯片或电芯片105的图像和尺寸，转录到计算机103中，由计算机103结合硅光子设计图以生成对应的叠层虚拟掩模版102并在显像设备102显示，基于芯片功能的不同和对准精度的不同，每个虚拟掩模版可以包含和控制不同功能芯片的放置位置，这些多个虚拟掩模版最终在对准过程中叠加在一起，形成叠层虚拟掩模版，从而可以精密控制硅光子平台104以及位于其上的光、电芯片105的绝对位置和相对位置。芯片位置控制台107与计算机103相连接，这样计算机103基于所生成的叠层虚拟掩模版102控制芯片位置控制台107，进一步控制芯片位置控制台107中的芯片夹具106达到控制芯片位置的功能。图2中说明了采用叠层虚拟掩模版集成硅光子集成芯片的方法实现的硅光子集成芯片。硅衬底208上预先设计和制作了金属化的形状、硅光波导、硅调制器等，金属化形状204用于固结光芯片例如半导体激光器,金属化形状206用于固结电芯片例如驱动电路 等，硅光波导和硅调制器207已经预先制成在硅衬底上。为了保证光芯片和硅光波导的光耦合，光芯片和硅光波导之间的定位对准是至关重要的，经常要求到几个微米的量级，因此特殊的昂贵工艺设备是不可避免的，但同时带来了生产成本的提高和限制了今后生产规模的进一步发展。另外，为了保证高频性能，硅衬底上的电芯片也需要在位置上与光芯片相配合，实现优化的电连接和电注入。本专利技术提出的叠层虚拟掩模版集成硅光子集成芯片的方法就是针对这一问题，基于预先设计的硅衬底掩模版图，根据实际应用需要，可以以不同功能分类，或者以不同高度芯片分类，或者以光芯片和电芯片分类，对不同类别芯片的实际大小尺寸进行照相和分别制作虚拟掩模版，再针对预先设计的硅衬底掩模版实现叠本文档来自技高网...

【技术保护点】
叠层虚拟掩模版的装置，包括：照相设备、显像设备、计算机、芯片夹具、芯片位置控制台、硅光子平台，其特征在于：照相设备安装在硅光子平台正上方，芯片位置控制台安装在硅光子平台一侧，芯片夹具安装在芯片位置控制台上，计算机分别与照相设备、显像设备、芯片位置控制台相连。

【技术特征摘要】
1.叠层虚拟掩模版的装置，包括照相设备、显像设备、计算机、芯片夹具、芯片位置控制台、硅光子平台，其特征在于照相设备安装在硅光子平台正上方，芯片位置控制台安装在硅光子平台一侧，芯片夹具安装在芯片位置控制台上，计算机分别与照相设备、显像设备、芯片位置控制台相连。2.叠层虚拟掩模版集成硅光子集成芯片的方法，其特征在于按以下步骤 1)照相设备对硅光子平台上的硅衬底照相并记录其实际尺寸和形状传输到计算机，计算机将硅衬底的图像和尺寸制成硅衬底的虚拟掩模版并在显像设备上显示； 2)照相设备提取硅光子平台上的相应光芯片/光器件或电芯片/电...

【专利技术属性】
技术研发人员：胡朝阳，余焘，石章如，
申请(专利权)人：胡朝阳，余焘，石章如，
类型：发明
国别省市：