高k金属栅极叠层制造技术

一种用于场效应晶体管（FET）器件的栅极叠层结构，包括：富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高k电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及功函数调整掺杂剂物质，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般而言涉及半导体器件制造，更具体而言涉及高k金属栅极叠层中用于改善沟道迁移率的界面结构。
技术介绍
在标准的互补金属氧化物半导体(CMOS)器件中，典型地使用多晶硅作为栅极材料。使用多晶硅栅极制造CMOS器件的技术已处于恒定的发展状态，且现在广泛用于半导体工业中。使用多晶硅栅极的一个优点是其经得起高温。然而，使用多晶硅栅极也会伴随着一些问题。例如，由于多晶娃耗尽(poly-depletion)效应,对于O. I微米以下的沟道长度，CMOS器件中常用的多晶硅栅极正变成芯片性能的限制因素。多晶硅栅极的另一问题在于，多晶硅栅极中的掺杂剂材料(例如，硼)可容易地扩散通过薄栅极电介质，使器件性能进一 步劣化。因此，尤其随着高k栅极电介质材料的出现，已提出的一种改善亚微米晶体管性能的方法是使用金属栅极替代常规的多晶硅栅极。尽管用金属或金属合金栅极电极替代传统的多晶硅栅极消除了多晶硅耗尽效应，但金属栅极和高k栅极电介质的使用也伴随着一些问题，这些问题包括例如因费米能级钉扎效应所造成的高阈值电压(Vt)。阈值电压是通过在半导体沟道表面处形成反转层而使沟道导电所需的栅极电压值。对于增强模式(例如，常闭型(normally off))器件，Vt对于NFET器件而言是正的，而对于PFET器件而言是负的。阈值电压取决于平带电压，平带电压又取决于表面电荷以及栅极与衬底材料之间的功函数差。材料的功函数是将材料中的电子从费米能级移到材料原子外面所需的能量的量度，且通常以电子伏特(eV)表示。对于CMOS器件，需要为NFET和PFET提供稳定的阈值电压。为了建立Vt值，独立地调节或调整NFET和PFET栅极接触以及对应的沟道材料的功函数。对于η沟道电极和P沟道电极，这样的功函数值分别可以为例如约4. I和5. 2电子伏特(eV)。因此，采用栅极叠层工程设计调整栅极接触材料的功函数，其中针对NFET和PFET栅极建立不同的栅极功函数值。
技术实现思路
在示例性实施例中，一种用于场效应晶体管(FET)器件的栅极叠层结构包括富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧的第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；高1^电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及功函数调整掺杂剂物质(species)，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。在另一实施例中，一种用于场效应晶体管(FET)器件的高k金属栅极叠层结构包括富氮的第一电介质层，其形成在半导体衬底表面之上；贫氮且富氧第二电介质层，其形成在所述富氮的第一电介质层上，所述第一电介质层和所述第二电介质层共同形成双层界面层；基于铪的高k电介质层，其形成在所述双层界面层之上；金属栅极导体层，其形成在所述高k电介质层之上；以及镧掺杂剂物质，其扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，在其中形成高k氧化镧，且其中所述富氮的第一电介质层用来使所述高k氧化镧与所述半导体衬底表面分隔。在另一实施例中，一种形成用于场效应晶体管(FET)器件的栅极叠层结构的方法包括在半导体衬底表面之上形成富氮的第一电介质层；在所述富氮的第一电介质层上形成贫氮且富氧的第二电介质层，所述第一电介质层和所述第二电介质层共同限定双层界面层；在所述双层界面层之上形成高k电介质层；在所述高k电介质层之上形成金属栅极导体层；以及将功函数调整掺杂剂物质扩散在所述高k电介质层和所述贫氮且富氧的第二电介质层内，且其中所述富氮的第一电介质层用来使所述功函数调整掺杂剂物质与所述半导体衬底表面分隔。附图说明 下面将参考附图仅以举例的方式描述本专利技术的实施例，在附图中图I (a)至I (f)是一系列横截面图，其示例出根据本专利技术的实施例形成用于高k FET栅极叠层的界面层结构的示例性方法；以及图2 (a)至2 Cd)是一系列横截面图，其示例出根据本专利技术的替代实施例形成用于高k FET栅极叠层的界面层结构的示例性方法。具体实施例方式如上所述，采用各种栅极叠层工程设计技术来调整高k金属栅极(HKMG)结构的功函数。例如，可以在半导体衬底之上形成界面层和高k层之后沉积镧系物质材料，例如镧(La)或镥(Lu)。该界面层例如典型地是较低k的电介质层，例如氧化硅、氮化硅或氧氮化硅层(无论是以特定步骤形成还是作为高k层形成的副产物)，并用来使高k层与在衬底中形成的沟道区分隔。这么做是所需要的，因为高k电介质材料典型地具有相对于氧化物的高缺陷密度。由于这些缺陷产生妨碍电荷载流子迁移率的电荷俘获位置，因此界面层的存在使得高k层与沟道区分隔开。在沉积镧系物质材料后，接着使用诸如退火步骤的热处理来驱使镧系物质向下朝向界面层。该扩散用来(I)降低NFET器件中的Vt以及(2)通过增大界面层介电常数而实现反转厚度(Tinv)按比例缩小(scaling)。另一方面，该扩散还用来降低沟道中的载流子迁移率，因为与以常规方式形成的界面层中的(例如)LaxOy相关联的软光频声子(opticalphonon)效应靠近(或甚至接触)半导体表面。虽然可以通过使界面层增厚和使高k层的厚度减小以获得Tinv按比例缩小来改善载流子迁移率，但这是以高栅极隧穿电流为代价而实现的。因此，为了维持来自高k电介质的栅极泄露益处、维持来自如La、Lu的物质的Tinv按比例缩小和Vt降低的益处但不会使载流子迁移率劣化，需要新的解决方案。因此，本文公开了一种用于高k FET栅极叠层的新颖界面层结构，其可维持Tinv按比例缩小和Vt降低的益处，且还降低或甚至消除载流子迁移率劣化。简而言之，界面层是这样的双层其包括邻近半导体表面的富氮的第一层以及在富N的第一层上形成的贫氮且富氧的第二层。由此形成的用于按比例缩小Tinv和降低Vt的扩散的镧系物质保持与反转沟道相距足够的距离，从而改善载流子迁移率。首先参考图I (a)至I (f)，其中示出了一系列横截面图，其示例出根据本专利技术的实施例形成用于高k FET栅极叠层的界面层结构的示例性方法。从图I (a)开始，半导体衬底102的沟道表面具有直接在其上形成(例如通过生长或沉积)的薄富氮的第一电介质层104，其示例性厚度为约10至约20埃(人)。衬底102可包括任何合适的半导体材料，例如但不限于硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、砷化镓(GaAs)、氮化镓(GaN)、砷化铟(InAs)、磷化铟(InP)以及所有其它III/V或II/VI化合物半导体。半导体衬底102还可包括有机半导体或层叠的半导体，例如Si/SiGe、绝缘体上硅(SOI)、绝缘体上SiGe (SGOI)或绝缘体上锗(G0I)。第一电介质层104可包括例如氮化硅(SiN)或氧氮化硅(SiON)。接着，如图I (b)所示，例如通过沉积，在富氮的第一电介质层104之上形成贫氮的第二电介质层106，其示例性厚度为约10Λ。贫氮的第二电介质层106可以是例如臭氧层 或氧化物层。由此形成的富氮的第一电介质层104和贫氮的第二电介质层1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：郭德超，P·欧尔迪吉斯，TC·陈，王岩峰，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：