阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板制作方法，涉及显示技术领域，包括：S1、在绝缘透明的基板上形成包括像素电极、电容电极和有源层的图形；S2、在步骤S1的基板上形成第一绝缘层、栅极、栅线和公共电极的图形，公共电极与电容电极形成存储电容；S3、在步骤S2的基板上形成第二绝缘层，在源漏区域及像素电极区域形成穿过第一绝缘层和第二绝缘层的过孔，并保留在形成第二绝缘层上除源漏区域及数据线区域外的光刻胶；S4、在步骤S3的基板上沉积SD金属，通过光刻胶剥离的方式形成源极、漏极及数据线；S5、在步骤S4的基板上形成钝化层图形。还公开了一种阵列基板和显示装置，本发明专利技术的方法减少了阵列基板制作工艺中ma?sk的次数，提高了生产效率，降低了生产成本。

【技术实现步骤摘要】
阵列基板及其制作方法、显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示装置。
技术介绍
现有的阵列基板的制作方法通常包括5次mask（光刻胶的曝光显影）工序。尤其是以低温多晶硅（LowTemperaturePoly-silicon，LTPS）为有源层的阵列基板的制作方法更为复杂，一般需要7~9次曝光工艺。但基于LTPS技术具有高迁移率，可以把周边驱动整合到玻璃基板上，降低周边成本，减少不良，同时，能很好的提高TFT的性能，大大改善器件性能等优点，现在已越来越多的被应用。因此对包含LTPS半导体层的阵列基板复杂的制备工艺进行改进和改善，降低生产成本，提高产品竞争力，变得尤为重要。
技术实现思路
本专利技术要解决的技术问题是：如何减少阵列基板制作工艺中的掩膜步骤，以提高生产效率、降低成本。为解决上述技术问题，本专利技术提供了一种阵列基板，包括若干栅线、数据线、像素电极、第三绝缘层、有源层，第一绝缘层、栅极、第二绝缘层、源极和漏极，还包括：在源极、漏极区域中穿过所述第一绝缘层和第二绝缘层的第一过孔、穿过所述第一绝缘层和第二绝缘层的第二过孔，及在像素电极区域连接所述漏极和像素电极的第三过孔，所述源极和漏极分别通过第一过孔和第二过孔连接所述有源层。其中，还包括：与所述像素电极位于同一层的电容电极，及在所述电容电极上方位于所述第一绝缘层之上的公共电极，所述电容电极和公共电极形成存储电容。其中，还包括位于所述源极和漏极上方的第四绝缘层。其中，所述有源层为低温多晶硅构成。本专利技术还提供了一种阵列基板制作方法，包括以下步骤：S1：在绝缘透明的基板上形成包括像素电极、第三绝缘层和有源层的图形；S2：在所述步骤S1形成的基板上形成第一绝缘层、栅极和栅线的图形；S3：在所述步骤S2形成的基板上形成第二绝缘层，在第二绝缘层上涂覆光刻胶，且在需要形成的源极和漏极区域形成穿过所述第一绝缘层和第二绝缘层的第一过孔和第二过孔，及像素电极区域形成使像素电极与需要形成的所述漏极连接的第三过孔，去除需要形成的源极和漏极区域，及数据线区域的光刻胶，保留除需要形成的源极和漏极区域，及数据线区域外的光刻胶；S4：在所述步骤S3形成的基板上沉积源极、漏极金属薄膜，通过光刻胶剥离的方式形成源极、漏极及数据线的图形。其中，所述方法还包括：S5：在所述步骤S4形成的基板上形成第四绝缘层。其中，所述步骤S1具体包括：S1.1：在所述绝缘透明的基板上依次沉积透明导电薄膜、第三绝缘薄膜和半导体薄膜，并在半导体薄膜上涂覆光刻胶；S1.2：通过进行曝光显影处理，使得需要形成的有源层区域的光刻胶全部保留，使得需要形成的像素电极区域的光刻胶部分保留，其余区域无光刻胶；S1.3：刻蚀掉无光刻胶区域的透明导电薄膜、第三绝缘薄膜和半导体薄膜；S1.4：去除像素电极区域保留的部分光刻胶，保留有源层区域的光刻胶；S1.5：刻蚀掉暴露出的像素电极区域的半导体薄膜，并去掉剩余的光刻胶。其中，所述步骤S1.5为：S1.5＇：刻蚀掉暴露出的像素电极区域的半导体薄膜和第三绝缘薄膜，并去掉剩余的光刻胶。其中，所述步骤S2具体包括：S2.1：在所述步骤S1形成的基板上依次沉积第一绝缘薄膜和栅金属薄膜，并在栅金属薄膜上涂覆光刻胶；S2.2：通过曝光显影，保留栅极区域及栅线区域的光刻胶，S2.3：刻蚀暴露出的栅金属薄膜，去掉保留的光刻胶，以形成第一绝缘层、栅极和栅线图形。其中，所述步骤S3具体包括：S3.1：在所述步骤S2形成的基板上形成第二绝缘薄膜，并在第二绝缘薄膜上涂覆光刻胶；S3.2：通过曝光显影处理，使第二绝缘薄膜上位于像素电极与需要形成的漏极连接的区域及需要形成的源极、漏极区域中的源极、漏极分别与所述有源层连接的区域的光刻胶完全去除，源极、漏极区域中其它区域及数据线区域具有第一厚度的第一光刻胶，第二绝缘薄膜上除上述区域的其它区域具有第二厚度的第二光刻胶，所述第一厚度小于第二厚度；S3.3：刻蚀需要形成的源极、漏极区域中的源极、漏极分别与所述有源层连接区域以形成第一过孔和第二过孔，及刻蚀像素电极与漏极连接的区域以形成第三过孔；S3.4：去除第一光刻胶，保留第二光刻胶。其中，所述步骤S4具体包括：S4.1：在所述步骤S3形成的基板上沉积源极、漏极金属薄膜；S4.2：通过光刻胶剥离工艺去除所述步骤S3中保留的光刻胶及该光刻胶上面的源极、漏极金属薄膜，以形成源极、漏极和数据线的图形。其中，所述步骤S5具体包括：S5.1：在所述步骤S4形成的基板上沉积第四绝缘薄膜；S5.2：通过曝光工艺和刻蚀工艺形成第四绝缘层和周边接触孔。其中，所述步骤S1中进一步包括：在绝缘透明的基板上还形成电容电极的图形；所述步骤S2中进一步包括在所述步骤S1形成的基板上形成公共电极的图形，所述公共电极与电容电极形成存储电容。其中，所述有源层为低温多晶硅材料构成。其中，所述步骤S3后进一步包括对第一过孔和第二过孔处进行低温多晶硅参杂处理的步骤。本专利技术还提供了一种显示装置，包括上述任一所述的阵列基板。本专利技术的阵列基板制作方法中通过在形成第二绝缘层（即栅极与源极漏极之间的绝缘层）及第一过孔、第二过孔和第三过孔后保留非源漏极区域的光刻胶，再沉积源漏金属薄膜，最后通过光刻胶的剥离形成数据线、源极和漏极图形，减少一次曝光工艺，提高了阵列基板的生产效率，降低了生产成本。附图说明图1是本专利技术实施例中玻璃基板上沉积透明导电膜、绝缘薄膜、半导体薄膜及半导体薄膜上涂覆光刻胶并曝光显影后的截面示意图；图2是在图1所示的基板上形成像素电极、电容电极和有源层的截面示意图；图3是在图2所示的基板上沉积绝缘薄膜、栅金属薄膜及栅金属薄膜上涂覆光刻胶并曝光显影后的截面示意图；图4是在图3所示的基板上形成第一绝缘层、栅极、栅线及公共电极图形的截面示意图；图5是在图4所示的基板上形成第二绝缘层后，经过对光刻胶曝光显影后的截面示意图；图6是在图5所示的基板上进行刻蚀并经过灰化处理后的截面示意图；图7是在图6所示的基板上沉积源漏金属薄膜后的截面示意图；图8是在图7所示的基板上通过剥离光刻胶的工艺形成源漏极的截面示意图；图9是在图8所示的基板上形成钝化层的结构的示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例1本实施例中制作阵列基板的过程具体描述如下：步骤一：如图1所示，在玻璃基板1（可以是其它透明基板，如石英基板）上沉积透明导电薄膜2、第三绝缘薄膜3和半导体薄膜4，并在半导体薄膜4上涂覆光刻胶100。本专利技术实施例具体可以通过半调掩膜技术（HalfToneMask，HTM）、灰度掩模技术（GrayToneMask，GTM）或单狭缝掩膜技术（SingleSlitMask，SSM）对光刻胶100进行曝光显影处理，使得有源层区域A的光刻胶100全部保留，像素电极区域B的光刻胶100部分保留，其余区域无光刻胶100。刻蚀掉无光刻胶100区域的透明导电薄膜2、第三绝缘薄膜3和半导体薄膜4。通过灰化处理去除像素电极区域B保留的部分光刻胶100，暴露出像素电极区域B的半导体薄膜4。刻蚀掉暴露出的像素电极区域B的半导体薄膜4，并去掉剩余的光刻胶100，本文档来自技高网...

【技术保护点】
一种阵列基板，包括若干栅线、数据线、像素电极、第三绝缘层、有源层，第一绝缘层、栅极、第二绝缘层、源极和漏极，其特征在于，还包括：在源极、漏极区域中穿过所述第一绝缘层和第二绝缘层的第一过孔、穿过所述第一绝缘层和第二绝缘层的第二过孔，及在像素电极区域连接所述漏极和像素电极的第三过孔，所述源极和漏极分别通过第一过孔和第二过孔连接所述有源层。

【技术特征摘要】
1.一种阵列基板制作方法，其特征在于，包括以下步骤：S1：在绝缘透明的基板上形成包括像素电极、第三绝缘层和有源层的图形；所述像素电极与所述有源层位于所述第三绝缘层的不同侧；S2：在所述步骤S1形成的基板上形成第一绝缘层、栅极和栅线的图形；S3：在所述步骤S2形成的基板上形成第二绝缘层，在第二绝缘层上涂覆光刻胶，且在需要形成的源极和漏极区域形成穿过所述第一绝缘层和第二绝缘层的第一过孔和第二过孔，及像素电极区域形成使像素电极与需要形成的所述漏极连接的第三过孔，去除需要形成的源极和漏极区域，及数据线区域的光刻胶，保留除需要形成的源极和漏极区域，及数据线区域外的光刻胶；S4：在所述步骤S3形成的基板上沉积源极、漏极金属薄膜，通过光刻胶剥离的方式形成源极、漏极及数据线的图形。2.如权利要求1所述的阵列基板制作方法，其特征在于，所述方法还包括：S5：在所述步骤S4形成的基板上形成第四绝缘层。3.如权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S1具体包括：S1.1：在所述绝缘透明的基板上依次沉积透明导电薄膜、第三绝缘薄膜和半导体薄膜，并在半导体薄膜上涂覆光刻胶；S1.2：通过进行曝光显影处理，使得需要形成的有源层区域的光刻胶全部保留，使得像素电极区域的光刻胶部分保留，其余区域无光刻胶；S1.3：刻蚀掉无光刻胶区域的透明导电薄膜、第三绝缘薄膜和半导体薄膜；S1.4：去除像素电极区域保留的部分光刻胶，保留有源层区域的光刻胶；S1.5：刻蚀掉暴露出的像素电极区域的半导体薄膜，并去掉剩余的光刻胶。4.如权利要求3所述的阵列基板制作方法，其特征在于，所述步骤S1.5为：S1.5＇：刻蚀掉暴露出的像素电极区域的半导体薄膜和第三绝缘薄膜，并去掉剩余的光刻胶。5.如权利要求1所述的阵列基板制作方法，其特征在于，所述步骤S2具体包括：S2.1：在所述步骤S1形成的基板上依次沉积第一绝缘薄膜和栅金属薄膜，并在栅金属薄膜上涂覆光刻胶；S2.2：通过曝光显影，保留栅极区...

【专利技术属性】
技术研发人员：张方振，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：