半导体器件及其制造方法技术

公开了一种半导体器件（1），其具有半导体层（21-25）和衬底（2）。半导体层（21-25）由碳化硅制成，并且包括电流路径的至少一部分。衬底（2）具有用于支承半导体层（21-25）的第一表面（2A）和面对第一表面（2A）的第二表面（2B）。另外，衬底（2）由具有4H型单晶结构的碳化硅制成。并且，衬底（2）具有在光致发光测量时，在500nm附近波长处的峰强度与在390nm附近波长处的峰强度的比率为0.1或更小的物理特性。所公开的方法得到具有低导通电阻的半导体器件（1）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件和用于制造半导体器件的方法，具体地，涉及具有由具有单晶结构的碳化硅制成的衬底的半导体器件以及用于制造这种半导体器件的方法。
技术介绍
日本专利特开No. 10-308510 (专利文献I)公开了一种具有由单晶碳化硅制成的衬底的半导体器件。根据该公开，为了制造该器件，在由单晶碳化硅制成的半导体衬底的主表面上形成碳化硅外延层，在碳化硅外延层上设置表面沟道层，并且在表面沟道层的表面上方形成栅电极而栅极绝缘膜介于其间。示例了涉及加热的氧化步骤作为形成这种栅极绝缘膜的方法。 引用列表专利文献PTLl :日本专利特开 No. 10-308510
技术实现思路
技术问题本专利技术人已经发现在上述制造半导体器件的过程中可能极大增大衬底的电阻率。随着衬底的电阻率增大，在该衬底构成半导体器件中的电流路径的至少一部分的情况下，半导体器件的导通电阻增大。已经提出本专利技术以解决以上问题并且其目的是提供一种半导体器件以及用于制造这种半导体器件的方法，该半导体器件包括由具有单晶结构的碳化硅制成并且具有低导通电阻的衬底。问题的解决方法本专利技术的半导体器件是具有电流路径的半导体器件，并且包括半导体层和衬底。半导体层构成该电流路径的至少一部分并且由碳化硅制成。该衬底具有支承该半导体层的第一表面和与该第一表面相反的第二表面。该衬底由具有4H型单晶结构的碳化娃制成。此夕卜，该衬底具有在光致发光测量中在500nm附近波长处的峰强度与390nm附近波长处的峰强度的比率为O. I或更小的物理特性。这里，“比率为O. I或更小”的限定不排除比率为O的情况。本专利技术人已发现，由具有4H型单晶结构的碳化硅制成的单晶衬底的电阻率增大的原因之一是层错(fault)的延伸，该层错通过在光致发光测量中在500nm附近波长处存在峰来指明。本专利技术的半导体器件是基于该发现，并且采用具有较少的如上该指明的层错的衬底，从而抑制衬底的电阻率增大。结果，半导体器件的导通电阻变低。优选地，该衬底在该第二表面具有该物理特性。因此，可以防止层错从衬底的第二表面延伸到衬底的内部。优选地，该半导体器件进一步包括在该半导体层上的绝缘膜。以此方式，可以提供与该半导体层电绝缘的区域。优选地，该绝缘膜由该半导体层的材料的氧化物制成。因此，可以使用该半导体层形成该绝缘膜。优选地，该绝缘膜是热氧化膜。因此，可以通过加热步骤形成绝缘膜。另外，根据本专利技术，防止衬底的电阻率在该加热步骤中增大。优选地，该衬底构成该电流路径的一部分。因此,抑制其电阻率增大的衬底构成电流路径的一部分，从而实现半导体器件的小导通电阻。优选地,该第一表面相对于{0001}面具有不小于50°且不大于65°的偏离角。这允许半导体器件中的沟道迁移率更高。该偏离角可以具有落入相对于〈11-20〉方向成±5°或更小的范围内的偏离取向。这允许半导体器件中的沟道迁移率更高。 替代地，该偏离角可以具有落入相对于〈01-10〉方向成±5°或更小的范围内的偏离取向。在这种情况下，优选地，该第一表面在〈01-10〉方向上相对于{03-38}面具有不小于-3°且不大于+5°的偏离角。更优选地，该第一表面在〈01-10〉方向上相对于(0-33-8)面具有不小于-3°且不大于+5°的偏离角。这允许半导体器件中的沟道迁移率更高。这里，将六方晶体的单晶碳化硅的(0001)面定义为硅面，而将(000-1)面定义为碳面。另外，“在〈01-10〉方向上相对于{03-38}面的偏离角”是指第一表面的法线在由〈01-10〉方向和〈0001〉方向限定的平面上的正交投影与{03-38}面形成的角度。正值的符号对应于正交投影接近平行于〈01-10〉方向的情况，而负值的符号对应于正交投影接近平行于〈0001〉方向的情况。同时，“在〈01-10〉方向上相对于(0-33-8)面的偏离角”是指第一表面的法线在由〈01-10〉方向和〈0001〉方向限定的平面上的正交投影与(0-33-8)面形成的角度。正值的符号对应于正交投影接近平行于〈01-10〉方向的情况，而负值的符号对应于正交投影接近平行于〈0001〉方向的情况。另外，“在〈01-10〉方向上相对于(0-33-8)面具有不小于-3°且不大于+5°的偏离角的第一表面”的措辞表明，第一表面对应于碳面侦U、满足碳化硅晶体中的上述条件的面。另外，(0-33-8)面包括碳面侧的、由于确定用于限定晶面的轴而以不同方式表达的等价面，并且不包括硅面侧的面。同时，{03-38}面既包括作为碳面侧面的(0-33-8)面和作为硅面侧面的(03-38)面。另外，在具有在接近{03-38}面的第一表面上外延形成的半导体层和在半导体层表面上形成的绝缘膜(例如，栅极氧化物膜)的半导体器件中，在半导体层和绝缘膜之间的界面附近，半导体层中的载流子迁移率提高。另外，当衬底的第一表面对应于接近(0-33-8)面的面时，载流子迁移率进一步提高，该(0-33-8)面是{03-38}面中的碳面侧的面。优选地，该半导体器件进一步包括支承该衬底并且由碳化硅制成的基础层。该衬底可以由该基础层支承。本专利技术中的用于制造半导体器件的方法是一种用于制造具有电流路径的半导体器件的方法，并且包括以下步骤。制备衬底，该衬底具有第一表面和与该第一表面相反的第二表面，并且由具有4H型单晶结构的碳化硅制成。在制备该衬底的步骤中，在该第二表面上形成处理损伤层。此后，去除在该第二表面上的该处理损伤层。在该第一表面上，形成半导体层，该半导体层构成该电流路径的至少一部分并且由碳化硅制成。在去除该处理损伤层的步骤之后，加热该衬底和该半导体层。本专利技术人已发现，由具有4H型单晶结构的碳化硅制成的单晶衬底的电阻率增大的原因之一是在高温下层错从在衬底的第二表面上的处理损伤层延伸，该第二表面与衬底的、上面形成半导体层的第一表面相反。本专利技术中的用于制造半导体器件的方法是基于该发现，并且通过去除第二表面上的处理损伤层，提供对上述层错延伸的抑制。以此方式，抑制了衬底的电阻率增大，从而实现半导体器件的低导通电阻。优选地，加热该衬底和该半导体层的步骤包括通过热氧化该半导体层的表面在该半导体层上形成绝缘膜的步骤。因此 ，可以借助半导体层的热氧化在半导体层上形成绝缘膜。优选地，制备该衬底的步骤包括以下步骤。制备由具有4H型单晶结构的碳化硅制成的锭。通过将该锭切片，形成该第二表面。优选地，在形成该半导体层的步骤之前，抛光衬底的第一表面。因此，可以在这种更平滑的表面上形成半导体层。优选地，在去除该处理损伤层的步骤之后且在形成该半导体层的步骤之前，在衬底的第二表面上形成由碳化硅制成的基础层。该衬底可以由该基础层支承。可以采用以下方法中的至少一种作为去除处理损伤层的步骤采用熔融的KOH蚀刻的方法；采用干蚀刻的方法；采用升华处理损伤层的方法；以及采用抛光的方法。本专利技术的有益效果如从以上描述中显而易见的，根据本专利技术，可以提供一种半导体器件以及用于制造这种半导体器件的方法，该半导体器件包括由具有单晶结构的碳化硅制成并且具有低导通电阻的衬底。附图说明图I是示意性示出第一实施例的半导体器件的构造的横截面图。图2示出在图I的衬底的背侧表面的光致发光测量的实例及其比较例。图3是示意性示出用于制造图I的半导体器件的方法的流程图。图4本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：原田真，佐佐木信，西口太郎，冲田恭子，和田圭司，宫崎富仁，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：