本发明专利技术公开了一种非接触通信集成电路的解码电路，该电路包括：带复位控制的分频器DIVX，复位模块，模X的计数器CT1，计数器CT2，解码状态模块DECODE_STATE，译码模块ETUX，以及解码信号采样模块DECODE_SAMPLE，该解码电路设计使用无反馈的前向设计，支持精确的单位编码时钟恢复和固定1个单位编码时钟滞后的不归零码解码输出，可以支持不同通信速率的数据解码并为抗冲突应答提供精确的时基。
【技术实现步骤摘要】
本专利技术涉及非接触通信集成电路，具体涉及一种非接触通信集成电路的解码电路。
技术介绍
符合IS0/IEC14443标准的高频非接触卡自问世以来，已 经渗入到日常生活的各个领域，广泛用于人身份识别、车票、门禁、物品识别等各个领域。其中从Philips/NXP公司的Mifare体系演化而来的IS0/IEC14443A型非接触卡由于编码方式独特，解调电路简单，得到了包括Philips/NXP在内的很多集成电路厂商的支持，产品型号众多，规格多样，很好的满足各种需求。为了更好的适应新兴业务的需要并实现技术升级，描述IS0/IEC14443标准射频接口的第二部分也在2001年6月颁布的标准的基础上，进行了修订，修订的内容之一就是将数据通信速率从单一的106Kbps提高到212Kbps、424Kbps和847Kbps，并且以106Kbps作为缺省的通信速率。对于IS0/IEC14443标准的A体系，其编码方式采用了改进的Miller编码，使用100%ASK调制发送信号。如图1，在一个码位(ETU)的中间出现射频能量中断的101 “凹槽”/ “暂停-Pause”(不同文献的不同称谓，下文统一称为“凹槽”)的102序列X ;在一个码位(ETU)期间没有射频能量中断的“凹槽”的103序列Y ;在一个码位(ETU)开始出现射频能量中断的“凹槽”的104序列Z ;使用序列X、Y和Z的组合来表示通信开始(S0C)、逻辑“ O ”、逻辑“ I ”和通信结束(EOC)。根据IS0/IEC14443的编码规则，A型的阅读器应答请求指令REQA为十六进制数0x26，采用低位先发的方式，图2示出了一个完整的REQA指令对应的射频时钟信号RF_CLK、射频输入解调信号RF_IN和对应的单位编码时钟ETU_CLK波形。RF_CLK对应非接触卡或者射频识别标签接收端射频信号整形后的时钟，是图I对应的模拟信号数字化后的输出；射频输入解调信号RF_IN是图I对应模拟信号解调出来并数字化后的包络，是非接触卡或者射频识别标签接收端本地解调出来的数字信号输出；这两个信号是非接触卡或者射频识别标签集成电路对改进的Miller编码解码器的主要输入信号。ETU_CLK信号用于标识单个的码位，在无线通信信号传输中并不存在，需要在解码器其中恢复出来。图3示出了 106Kbps幅度信号调制凹槽的规格。凹槽的宽度不是固定的，有一定的范围。虽然IS0/IEC14443A信号的解调电路简单，但是标识信息的信号“凹槽”期间，非接触通信的接收集成电路不能从天线耦合到能量和时钟，因此，IS0/IEC14443标准A型产品的解码电路复杂，设计难度大。特别是数据通信的速率提高后，使用同一套解码电路适用于各种码率是相关集成电路解码器设计的难点。在邱祖江等人的“一种改进的Miller编解码的实现方法(微电子学，第30卷，第3期，2000年6月，176-178页)”中，作者提供了一种针对106Kbps码率的简单、有效的解码电路，如图4。其信号signal和internal_clk分别对应了图2中的射频输入解调信号RF_IN和射频时钟信号RF_CLK。该文献使用了 “时钟电路”来获得clk_128，clk_128相当于图2中的ETU_CLK。和一般的计数器分频不同，在“凹槽”期间，RF_CLK/Internal_clk信号是停止的，因此，该设计的做法是当有“凹槽”，将“时钟电路”的计数器低四位复位，而将余下三位中的低2位置位，最高位保持不变，这样“凹槽”就不会出现在clk_128/ETU_CLK的变化边沿上。该设计使用“脉冲电路”产生一个宽度为8个载频时钟的“凹槽”识别信号signal。该设计在“凹槽”信号出现时，强行将分频计数器进行置位/复位到固定的数值来恢复signal，不同的码率需要设置不同的计数器复位/置位数值，对于高速数据通信应用有两个缺陷一、“凹槽”的宽度不是恒定的，如图3，不同规格的“凹槽”宽度将恢复出占空比不同的 clk_128 (对应 212/424/847Kbps，分别应称为 clk_64/clk_32/clk_16) ;二、为了错开“凹槽”和signal信号的边沿，“凹槽”识别信号signal占有8个载频时钟，恢复的clk_128将会和原始理想信号ETU_CLK有偏移，这个设计对于一个ETU_CLK仅有16个载频时钟的847Kbps高速情形是不适用的。在美国专利US6962293中，专利技术人提出了一种适用于各种码率的解码器设计。如图5，在该专利中，使用了一个无复位的预分频计数器Divider，将射频时钟信号RF_CLK信 号分频，根据速率选择信号SEL，输出ETU_CLK四倍频率的DIV_CLK ;使用一个三位的接收计数器RX_IN_CNT，该计数器可被系统复位信号SYS_RST或者射频输入解调信号RF_IN的“凹槽”信号复位；一个两位的计数器STATE_CNT，生成状态；一个时钟生成和解码模块，输出改进Miller解码后的不归零输出RX_I N、码位时钟ETU_RX_CLK、解码状态指示END_0F_RX ；一个使用ETU_RX_CLK生成STATE_CNT计数器复位的“Reset Controller”模块。该专利能够根据RX_IN_CNT和STATE_CNT两个计数器的输出数据组合，分别得到ETU_RX_CLK的上升沿和下降沿、RX_IN的逻辑“O”和逻辑“ I ”、END_0F_RX的状态。和前一个文献相比，该专利可以得到和理想ETU_CLK —致的接收单位编码时钟ETU_RX_CLK,并且可以使用码率四倍频的DIV_CLK，结合接收计数器RX_IN_CNT和状态计数器STATE_CNT，给出解码器不归零码的输出数据RX_IN和通信结束指示信号END_0F_RX。该专利中也给出了详细的RX_IN_CNT和STATE_CNT计时器数值与RX_IN、ETU_RX_CLK和END_0F_RX输出信号的对应关系表。该专利设计的解码输出RX_IN、单位编码时钟ETU_RX_CLK和结束通信END_0F_RX与计数器之间的对应状态比较复杂，比如ETU_RX_CLK的上升和下降沿分别对应7个RX_IN_CNT和STATE_CNT组合；RX_IN的逻辑“O”和逻辑“I”分别对应RX_IN_CNT和STATE_CNT的3个和四个状态组合。此外，状态计数器STATE_CNT的清零依赖于从单位编码时钟ETU_RX_CLK通过“Reset Controller”模块得到的反馈信号RST，存在滞后。
技术实现思路
本专利技术提出了一种非接触通信集成电路的解码电路，该解码电路设计使用无反馈的前向设计，支持精确的单位编码时钟恢复和固定I个单位编码时钟滞后的不归零码的解码输出，可以支持不同通信速率的数据解码并为抗冲突应答提供精确的时基。根据本专利技术的一个方面，公开了一种非接触通信集成电路的解码电路，该解码电路的输入信号包括系统复位信号SYS_RST、射频输入解调信号RF_IN、射频时钟信号RF_CLK，输出信号包括不归零码输出信号RX_NRZ和接收指示信号RX_M0D，该电路包括带复位控制的分频器DIVX，被配置为对射频时钟信号RF_CLK进行分频，输出分频信号DIV_CLKX，并根据射本文档来自技高网...
【技术保护点】
一种非接触通信集成电路的解码电路，该解码电路的输入信号包括系统复位信号SYS_RST、射频输入解调信号RF_IN、射频时钟信号RF_CLK，输出信号包括不归零码输出信号RX_NRZ和接收指示信号RX_MOD，该电路包括：带复位控制的分频器DIVX，被配置为对射频时钟信号RF_CLK进行分频，输出分频信号DIV_CLKX，并根据射频输入解调信号RF_IN的凹槽出现的位置进行复位；复位模块，被配置为根据系统复位信号SYS_RST和射频输入解调信号RF_IN产生复位信号RSTN；模X的计数器CT1，被配置为对带复位控制的分频器DIVX输出的分频信号DIV_CLKX进行模X计数，输出计数信号CNT1，并由复位模块输出信号RSTN复位；计数器CT2，被配置为对带复位控制的分频器DIVX输出的分频信号DIV_CLKX进行计数，输出计数信号CNT2，并由复位模块输出信号RSTN复位；解码状态模块DECODE_STATE，被配置为根据射频输入解调信号RF_IN产生输出信号RX_MOD，根据射频输入解调信号RF_IN产生输出信号SOC_IND，根据系统复位信号SYS_RST和计数器输出信号CNT2复位；译码模块ETUX，被配置为根据系统复位信号SYS_RST和解码状态模块输出信号SOC_IND，输出单位编码时钟ETU_CLKX信号；解码信号采样模块DECODE_SAMPLE，该模块被配置为根据系统复位信号SYS_RST，输出所述解码信号采样模块DECODE_SAMPLE的不归零码RX_NRZ输出信号。...
【技术特征摘要】
【专利技术属性】
技术研发人员：卢小冬，杨连军，刘禹，张海英，
申请(专利权)人：沃谱瑞科技北京有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。