CMOS晶体管的形成方法技术

一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域、PMOS区域，隔离所述NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成含有开口的介质层，所述开口分别位于NMOS区域和PMOS区域，并暴露NMOS区域和PMOS区域的部分表面；在所述开口的侧壁和底部形成栅介质层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。通过本发明专利技术所提供的CMOS晶体管的形成方法，可以降低NMOS晶体管的阈值电压，并且工艺简单，易于实现。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体领域，特别涉及CMOS晶体管的形成方法。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小。在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用栅极替代(replacement gate)工艺制作。在该工艺中，在源漏区注入前，在待形成的栅极位置首先形成由多晶硅构成的牺牲栅，以所述牺牲栅为掩膜形成位于所述牺牲栅两侧的源、漏区。而在形成源漏区之后，会移除所述牺牲栅并在牺牲栅的位置形成栅极开口，之后，再在所述栅极开口中依次填充高K栅介电层与金属栅极。由于 金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。在实际应用中，PMOS晶体管与NMOS晶体管的器件特性并不相同，因此其栅极结构需要基于不同的阈值电压需求进行设计。因此，在采用所述栅极替代工艺制作CMOS晶体管时，需要分别形成PMOS晶体管与NMOS晶体管的栅极，即，CMOS晶体管制作工艺需要进行两次栅极替换工艺，以实现牺牲栅的替换。美国专利US6171910公开了一种采用栅极替换工艺制作CMOS晶体管的方法。参考图I至图5，示出了该制作方法的部分流程。如图I所示，提供半导体衬底101，在所述半导体衬底101上的PMOS区103与NMOS区105分别形成牺牲栅极结构107与源漏区，所述牺牲栅极结构包括伪栅介电层109、牺牲栅111以及硬掩膜层113。如图2所示，在所述半导体衬底101上形成介电保护层115，平坦化所述介电保护层115，直至露出牺牲栅111表面。如图3所示，在所述半导体衬底101上形成第一光刻胶层117，图形化所述第一光刻胶层117，露出PMOS区103的牺牲栅表面，之后，移除所述牺牲栅以形成第一栅极开口119。如图4所示，在所述第一栅极开口中填充栅介电材料与金属栅极材料；之后，进行平坦化，在所述第一栅极开口保留的金属栅极材料构成PMOS晶体管的栅极，栅介电材料构成栅介电层；同时，所述平坦化处理使得NMOS区105上牺牲栅极结构107中的牺牲栅111表面露出。如图5所示，接下来进行类似于PMOS晶体管栅极的形成工艺来制作NMOS晶体管的栅极。但是通过上述方法所形成的CMOS晶体管的阈值电压比较大，一种减小阈值电压的方法是，在栅介电层和栅电极层之间形成功能金属层，但是通过这种方法形成的CMOS晶体管的阈值电压仍然不够小。
技术实现思路
本专利技术的实施例解决的问题是提供一种CMOS晶体管的形成方法，以降低NMOS晶体管的阈值电压。为解决上述问题，本专利技术的实施例提供一种CMOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底包括NMOS区域、PMOS区域，隔离所述NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成含有开口的介质层，所述开口分别位于NMOS区域和PMOS区域，并暴露NMOS区域和PMOS区域的部分表面； 在所述开口的侧壁和底部形成栅介质层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。可选地，向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子的步骤包括依次在所述栅介质层的表面形成第一功能金属层、刻蚀阻挡层、扩散阻挡层；形成填充满位于PMOS区域的开口的光刻胶层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。可选地，所述第一功能金属层的材料含氮元素。可选地，所述第一功能金属层的材料是氮化钛，刻蚀阻挡层的材料是硅氮化钽，扩散阻挡层的材料是氮化钛。可选地，向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子的方法是，采用轰击工艺轰击第一功能金属层、刻蚀阻挡层、扩散阻挡层，将第一功能金属层、刻蚀阻挡层、扩散阻挡层中的部分氮离子轰击到栅介质层和半导体衬底界面处。可选地，所述轰击工艺为惰性离子偏压溅射工艺、偏压惰性离子等离子体轰击工艺或注入惰性离子的工艺。可选地，所述惰性离子是氩离子。可选地，所述惰性离子偏压溅射的工艺的参数是，频率13-14MHZ、功率23-27W、气压 0. 8-1. 2mtorr,衬底偏压 18-22V。可选地，所述偏压惰性离子等离子体轰击工艺的参数是频率13-14MHZ、功率48-52W、气压 0. 08-0. 12torr、|J气流量 280_320sccm。可选地，采用注入氩离子的工艺轰击第一功能金属层、刻蚀阻挡层、扩散阻挡层的参数是，注入能量I. 8-2. 2KeV，注入剂量4. 8-5. 2E13/平方厘米。可选地，采用注入N型离子的方式向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。可选地，所注入的N型离子是As、P、Sb中的任意一种。可选地，所注入的N型离子是As离子，注入的能量为I. 8-2. 2KeV，注入的剂量为7. 5-8. 5E12/平方厘米。可选地，向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子的步骤包括依次在所述栅介质层的表面形成第一功能金属层、刻蚀阻挡层、扩散阻挡层；形成填充满位于PMOS区域的开口的光刻胶层；去除位于NMOS区域的刻蚀阻挡层、扩散阻挡层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。可选地，所述第一功能金属层的材料含氮。可选地，所述第一功能金属层的材料是氮化钛、刻蚀阻挡层的材料是硅氮化钽、扩散阻挡层的材料是氮化钛。可选地，向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子的方法是，采用轰击工艺轰击第一功能金属层，将第一功能金属层中的部分氮离子轰击到栅介质层和半导体衬底界面处。可选地，所述轰击工艺为惰性离子偏压溅射工艺、偏压惰性离子等离子体轰击工艺或注入氩离子的工艺。可选地，所采用的惰性离子为氩离子。可选地，所述惰性离子偏压溅射工艺的参数是，频率13-14MHZ、功率23-27W、气压0.8-1. 2mtorr,衬底偏压 18-22V。可选地，采用偏压惰性离子等离子体轰击工艺轰击第一功能金属层的参数是频率13-14MHz、功率 48-52W、气压 0. 08-0. 12torr、氩气流量 280_320sccm。可选地，采用注入氩离子的方式轰击第一功能金属层的参数是，注入能量1.8-2. 2KeV，注入剂量4. 8-5. 2E13/平方厘米。可选地，采用注入N型离子的方式向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。可选地，所注入的N型离子是As、P、Sb中的任意一种。可选地，所注入的N型离子是As离子，注入的能量为I. 8-2. 2KeV，注入的剂量为7. 5-8. 5E12/平方厘米。可选地，还包括去除位于NMOS区域的栅介质层表面的刻蚀阻挡层、扩散阻挡层，并在NMOS区域的第一功能金属层表面形成第二功能金属层。可选地，还包括在位于NMOS区域的第一功能金属层表面形成第二功能金属层，形成所述第二功能金属层的工艺与惰性离子偏压溅射工艺在同一设备中进行。可选地，第二功能金属层的材料是氮铝化钛。与现有技术相比，本专利技术的实施例具有以下优点本专利技术的实施例中，在位于NMOS区域的栅介质本文档来自技高网...

【技术保护点】
一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括NMOS区域、PMOS区域，隔离所述NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成含有开口的介质层，所述开口分别位于NMOS区域和PMOS区域，并暴露NMOS区域和PMOS区域的部分表面；在所述开口的侧壁和底部形成栅介质层；向NMOS区域的栅介质层和半导体衬底的界面处掺入N型离子。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：