CMOS晶体管的制作方法技术

一种CMOS晶体管的制作方法，包括下列步骤：提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；在所述NMOS晶体管表面形成应力层；刻蚀所述应力层，露出PMOS晶体管；进行第一次尖峰退火工艺后，进行激光退火工艺；进行第二次尖峰退火以修复激光退火产生的损伤；去除NMOS晶体管表面的应力层。本发明专利技术避免了半导体衬底产生的损伤，进而提高半导体器件的性能及良率。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造领域，尤其涉及CMOS晶体管的制作方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件的特征尺寸(⑶)已经进入亚微米阶段。为了得到更快的运算速度、更大的数据存储量以及更多的功能，半导体集成电路不断向更高的元件密度、高集成度方向发展。其中，互补式金属氧化物半导体(CMOS)晶体管作为现代逻辑电路中的基本单元，包含PMOS与NM0S。当CMOS晶体管的制作工艺进展至微米级之后，由于源极/漏极区之间的 通道随之变短，会产生短通道效应(Short ChannelEffect)与热载流子效应(Hot CarrierEffect)并进而导致元件无法运作。为了减少由于尺寸缩小造成的问题，可以通过应变存储技术(SMT, StressMemorization Technique)来改善沟道区的应力，从而提高载流子的迁移率，提高器件的性能。具体的应变存储技术的原理是通过改变MOS管的栅极下沟道处的硅原子的间距，减小载流子通行所受到的阻碍，也就是相当于减小了电阻，因而半导体器件发热量和能耗都会降低，而运行速度则会得到提升。比如，对于n型MOSFET来说，增大栅极下沟道处的硅原子的间距，对于P型MOSFET来说，减小栅极下沟道处的硅原子的间距。现有采用SMT的CMOS器件的形成过程参见图I至图6。如图I所示，首先提供半导体基底10，在半导体基底10上形成通过浅沟槽11绝缘隔离的NMOS晶体管NI以及PMOS晶体管N2，所述NMOS晶体管NI以及PMOS晶体管N2包括栅极，源/漏极，以及位于栅极两侧的侧墙。如图2所示，在所述NMOS晶体管NI以及PMOS晶体管N2的表面形成应力层101，所述应力层101的材质可以为SiN，可以通过等离子增强化学气相沉积(PECVD)形成。假设所述第一应力层101的应力类型为拉伸应力时，上述拉伸应力作用于NMOS晶体管NI的沟道区域，将对NMOS晶体管NI产生有益影响。如图3所示，采用光刻工艺进行选择性刻蚀，去除位于PMOS晶体管N2表面的应力层101，而保留位于NMOS晶体管NI表面的部分。如图4所示,对上述形成的半导体结构进行尖峰退火(Spike anneal),对源/漏极的离子进行激活。如图5所示,对上述形成的半导体结构进行激光退火(Laser anneal)。在所述激光退火过程中，由于应力层101仅位于NMOS晶体管NI的表面，因此所述应力层101的拉伸应力将被存储至NMOS晶体管NI的沟道区域中，从而提高了 NMOS晶体管NI沟道区域的载流子迁移率。上述通过退火工艺将应力层101中的拉伸应力存储至晶体管沟道区域的方法，即称之为应变存储技术(SMT)。如图6所示，采用湿法刻蚀或干法刻蚀去除NMOS晶体管NI表面的应力层101。现有的CMOS器件的制造工艺存在如下问题NM0S晶体管容易通过激光退火等应变存储技术而将其表面应力层的拉伸应力作用于底部沟道区域中；在此过程中，激光退火使应力层产生变形，并对半导体衬底造成挤压，产生更大的损伤。为了解决上述问题，美国专利US7858482公开的技术方案中描述在NMOS晶体管表面形成应力层后，先进行激光退火；然后再进行尖峰退火，以修复激光退火而对半导体衬底产生的破坏。但是由于在激光退火之前，离子注入半导体衬底形成源/漏极时，离子对半导体衬底会产生破坏和缺陷；激光退火温度非常高，并不能修复这些缺陷，并且在经过激光退火后，硅晶格中的缺陷会俘获注入原子，从而引发源/漏极间寄生电阻增大，从而降低半导体器件的性能。
技术实现思路
·本专利技术解决的问题是一种CMOS晶体管的制作方法，防止半导体衬底内产生损伤，或源/漏极间寄生电阻增大。为解决上述问题，本专利技术提供一种CMOS晶体管的制作方法，包括下列步骤提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；在所述NMOS晶体管表面形成应力层；刻蚀所述应力层，露出PMOS晶体管；进行第一次尖峰退火工艺后，进行激光退火工艺；进行第二次尖峰退火以修复激光退火产生的损伤；去除NMOS晶体管表面的应力层。可选的，所述第二次尖峰退火的温度为900°C 1100°C，退火时间为I分钟 5分钟。可选的，所述第二次尖峰退火采用的气氛是N2。可选的，所述第一次尖峰退火的温度为900°C 1100°C，退火时间为I分钟 5分钟。可选的，所述第一次尖峰退火采用的气氛是N2。可选的，所述激光退火的温度为1100°C 1300°C，退火时间为小于等于I秒。可选的，所述激光退火采用的激光波长为2000nm 20000nm。可选的，形成应力层的步骤包括在所述NMOS晶体管以及PMOS晶体管的表面形成应力层；在所述应力层的表面形成光刻胶层；图形化所述光刻胶层，暴露出PMOS晶体管区域；以光刻胶层为掩膜，刻蚀去除PMOS晶体管表面的应力层；去除光刻胶层。可选的，所述应力层材料为氮化硅。与现有技术相比，本专利技术技术方案具有以下优点在制作CMOS晶体管过程中，进行第一次尖峰退火工艺，激活注入至半导体衬底的离子，使离子分布均匀；然后进行激光退火工艺，将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域；再进行第二次尖峰退火以修复激光退火过程中，激光退火使应力层产生变形，使半导体衬底产生的损伤，进而提高半导体器件的性能及良率。附图说明图I至图6是现有CMOS晶件管制造工艺示意图；图7是本专利技术制作CMOS晶体管的具体实施方式流程示意图；图8至图15是本专利技术制作CMOS晶体管的实施例示意图16是现有技术与本专利技术的方法形成的CMOS晶体管的界面陷阱比较图；图17是现有技术与本专利技术的方法形成的CMOS晶体管的寄生电阻比较图。具体实施例方式现有技术在制造CMOS器件过程中，通常采用尖峰退火激活源/漏极的离子；通过激光退火将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域中，以提高载流子迁移率、减小阈值电压等。然而，先采用尖峰退火，后采用激光退火，则会产生激光退火使应力层产生变形，并对半导体衬底造成挤压，产生无法修复的更大损伤；先采用激光退火，后采用尖峰退火，则造成源/漏极时在半导体衬底内产生的破坏和缺陷被激活，引发源/漏极间寄生电阻增大。针对上述问题，本专利技术的专利技术人在制作CMOS晶体管过程中，先进行第一次尖峰退火工艺，激活注入至半导体衬底的离子，使离子分布均匀；然后进行激光退火工艺，将NMOS晶体管表面应力层的拉伸应力作用于底部沟道区域；再进行第二次尖峰退火以修复激光退火过程中，激光退火使应力层产生变形，使半导体衬底产生的损伤，以提高半导体器件的性能及良率。参考图7，示出了本专利技术制作CMOS晶体管具体实施方式的流程，基本步骤包括执行步骤SI，提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；执行步骤S2，在所述NMOS晶体管表面形成应力层；执行步骤S3，刻蚀所述应力层，露出PMOS晶体管；执行步骤S4，进行第一次尖峰退火工艺后，进行激光退火工艺；执行步骤S5，进行第二次尖峰退火以修复激光退火产生的损伤；执行步骤S6，去除NMOS晶体管表面的应力层。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。图8本文档来自技高网...

【技术保护点】
一种CMOS晶体管的制作方法，其特征在于，包括下列步骤：提供半导体结构，所述半导体结构包括半导体衬底以及形成于其上的NMOS晶体管与PMOS晶体管；在所述NMOS晶体管表面形成应力层；刻蚀所述应力层，露出PMOS晶体管；进行第一次尖峰退火工艺后，进行激光退火工艺；进行第二次尖峰退火以修复激光退火产生的损伤；去除NMOS晶体管表面的应力层。

【技术特征摘要】

【专利技术属性】
技术研发人员：甘正浩，冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：