用于射频识别标签的静电保护电路制造技术

本发明专利技术公开了一种用于射频识别标签的静电保护电路，主要解决现有技术占用的面积大，引入的寄生电容大，启动电压高的缺点。本发明专利技术包括通过天线端口相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分。集成PNP型双极晶体管对负向ESD脉冲进行泄放，集成NPN型双极晶体管对正向ESD脉冲进行泄放。本发明专利技术电路结构简单，面积小，寄生电容小，具有低的启动电压，可应用于射频识别标签中。

【技术实现步骤摘要】

本专利技术属于电子
，更进ー步涉及半导体集成电路
的一种用于射频识别(Radio Frequency Idenfication,RFID)标签的静电保护电路。本专利技术可用于保护RFID标签芯片，也可用于保护低压射频输入的功能模块。
技术介绍
射频识别(Radio Frequency Idenfication, RFID)是ー种非接触的自动识别技术，其原理是利用射频信号和空间耦合(电感或电磁耦合)或雷达反射的传输特性，实现对被识别物体的自动识别，它通过射频信号自动识别目标并获取相关数据。而无源超高频射频识别技术(UHF RFID)以其远距离、高速度和低成本已经成为RFID技术的研究热点，并将成为未来信息社会建设的ー项基础技木。随着集成电路制造技术的发展，特征尺寸的不断缩小，使得静电放电保护ESD (Electrostatic Discharge)对集成电路的影响也越来越大。据统计，集成电路1/3以上的失效是由静电放电保护ESD引起的。为了减小ESD对集成电路的不利影响，提闻集成电路的可華4生和性能，最有效的方法就是在集成电路内部加入各种ESD保护电路。华中科技大学拥有的专利技木“一种适用于射频识别标签芯片的静电保护电路”(专利号ZL200720084698. 5，授权公告号CN 201041676Y)公开了ー种适用于射频识别标签芯片的静电保护电路，该电路包括电压比较器电路和电流泄放电路。电压比较器电路用于检测和比较电压值，而电流泄放电路用于泄放静电脉冲和射频高压，从而仅用ー个电路就实现了 ESD保护功能和射频限压的作用。但是该专利存在的不足是ー是利用大尺寸的MOS晶体管和电阻，引入较大的寄生电容的同时还占用了较大的芯片面积，ニ是电路的启动电压较高不适合低压应用的场合。成都智金石科技有限公司申请的专利技木“用于RFID标签芯片的ESD保护电路”(申请号201010028142. 0，申请公告号CN 102136722A)公开了ー种适用于RFID标签芯片的静电保护电路。该ESD保护电路包括泄放信号触发模块和电流泄放模块，泄放信号触发模块包括弱保持減速模块和RC延迟模块，由奇数个反相器彼此首尾相连的方式连接到PMOS管的栅极和源极之间，组成ー个弱保持減速模块，保证在ESD放电过程中PMOS的源极始终为高电平；由N-WELL电阻和MOS电容组成RC延迟模块RC电路的响应时间大于ESD电压信号的作用时间，确保ESD模块能够准确工作；电流泄放模块的主要任务就是泄放ESD作用下的电流。但是该电路仍然存在的不足是，使用了 N-WELL电阻和PIP电容仍然占用了较大的芯片面积。
技术实现思路
本专利技术的目的在于克服上述现有技术存在的缺陷，提出一种用于射频识别标签的静电保护电路。本专利技术为了提升射频识别标签的性能，在设计静电放电保护电路时，采用集成PNP双极晶体管和集成NPN双极晶体管结构，减小了静电放电保护电路占用的芯片面积和引入的寄生电容，降低了静电放电保护电路的启动电压。为实现上述目的，本专利技术包括通过天线端ロ相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分集成PNP型双极晶体管由多个PNP型双极晶体管组成，PNP双极晶体管的发射极接射频识别标签的天线端ロ，基极和集电极短接后接地；集成NPN型双极型晶体管由多个NPN型双极晶体管组成，NPN双极晶体管的发射极接射频识别标签的天线端ロ，基极和集电极短接后接地。与现有技术相比，本专利技术具有以下优点·第一、本专利技术由于采用双极型晶体管结构，克服了现有技术中使用大尺寸的MOS晶体管、集成电阻和集成电容结构的不足，使得本专利技术电路结构更加简单，减小了电路的面积，降低了电路引入的寄生电容，从而使静电保护电路对射频识别标签的影响更小。第二、本专利技术由于利用双极型晶体管工作在反向有源区对ESD脉冲泄放，避免了现有技术中泄放ESD脉冲的能力不足，启动电压高的缺点，使得本专利技术提高了电路的保护能力，降低了启动电压。附图说明图I为本专利技术电路的电原理图；图2为本专利技术PNP型双极晶体管的器件结构图；图3为本专利技术防护ESD负向脉冲的等效电路图；图4为本专利技术NPN型双极型晶体管的器件结构图；图5为本专利技术防护ESD正向脉冲的电原理图。具体实施例方式下面參照附图对本专利技术作进ー步详细描述。參照图1，本专利技术包括通过天线端ロ ANT相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分集成PNP型双极晶体管由多个PNP型双极晶体管I组成，PNP型双极晶体管的发射极接射频识别标签的天线端ロ ANT，基极和集电极短接后接地。集成NPN型双极型晶体管由多个NPN型双极晶体管2组成，NPN双极晶体管的发射极接射频识别标签的天线端ロ ANT，基极和集电极短接后接地。參照图2，对本专利技术PNP型双极晶体管的器件结构描述如下以P型衬底3 (P_SUB)作为PNP型双极晶体管的集电区，在衬底上进行P型杂质4注入形成欧姆接触，淀积金属作为PNP型双极晶体管的集电极。在P型衬底3 (P_SUB)上进行N阱5 (NWELL)注入，作为PNP型双极型晶体管的基区。在N阱5 (NWELL)上进行N型杂质6注入形成欧姆接触，淀积金属作为PNP型双极晶体管的基板。在N阱5 (NWELL)里进行P型杂质7注入作为PNP管的发射区，淀积金属形成发射扱。參照图3，本专利技术防护ESD负向脉冲的等效电路图描述如下防护ESD负向脉冲的等效电路包括ー个PNP型双极晶体管，两个ニ极管，ー个电阻。PNP型双极晶体管I的发射极接射频识别标签的天线端ロ ANT，基极接ニ极管8的负极，集电极接地。ニ极管8的正极连接天线端ロ ANT，负极连接PNP型双极晶体管I的基板。电阻9为N阱的寄生电阻，电阻的一端连接到ニ极管8的负极，另一端连接到地。ニ极管10为防护ESD负向脉冲时NPN型双极晶体管2的等效电路，ニ极管10的正极连接地，负极连接射频识别标签的天线端ロ ANT。本专利技术防护ESD负向脉冲的等效电路结构，对负向ESD脉冲的泄放原理如下当天线端ロ ANT有ー个负向瞬态脉冲时(相对于地)，PNP型双极晶体管I的发射结反偏电压增加，反偏电压增加到一定程度，发射结发生雪崩倍增效应，产生大量的电子空穴对，电子流入基极，通过电阻9流向地。由于PNP型双极晶体管I的集电极为地电位，从而在PNP的集电结上建立一个电压差(即降在电阻9上的压降),一旦这个电压差大于集电结的导通电压，PNP型双极晶体管I就进入反向有源工作区，发射极电压开始上升，晶体管进入回退区，形成一条低阻抗放电通道对ESD瞬态进行放电，同时天线上的电压被钳制到低回退保持电压，以避免集成电路中的氧化层介质发生击穿。NPN型双极晶体管的发射结正向导通，即ニ极管10正向导通，形成对ESD脉冲的一条并联放电通道，泄放ESD瞬态脉冲保 护后级电路。參照图4，对本专利技术NPN型双极晶体管的器件结构描述如下NPN型双极晶体管的器件结构以P型衬底3 (P_SUB)作为NPN型双极晶体管的基区，在衬底上进行P型杂质14注入形成欧姆接触，淀积金属作为NPN型双极晶体管的基极；在P型衬底3 (P_SUB)上进行N阱11 (NWELL)注入，形成NPN型双极晶体管的集电区，在N阱11(NWELL)中进行N型杂质12注入形本文档来自技高网...

【技术保护点】
一种用于射频识别标签的静电保护电路，包括：通过天线端口相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分：所述的集成PNP型双极晶体管由多个PNP型双极晶体管组成，PNP双极晶体管的发射极接射频识别标签的天线端口，基极和集电极短接后接地；所述的集成NPN型双极型晶体管由多个NPN型双极晶体管组成，NPN双极晶体管的发射极接射频识别标签的天线端口，基极和集电极短接后接地。

【技术特征摘要】
1.一种用于射频识别标签的静电保护电路，包括通过天线端ロ相连的集成PNP型双极晶体管和集成NPN型双极晶体管两个部分 所述的集成PNP型双极晶体管由多个PNP型双极晶体管组成，PNP双极晶体管的发射极接射频识别标签的天线端ロ，基极和集电极短接后接地； 所述的集成NPN型双极型晶体管由多个NPN型双极晶体管组成，NPN双极晶体管的发射极接射频识别标签的天线端ロ，基极和集电极短接后接地。2.根据权利要求I所述的用于射频识别标签的静电保护电路，其特征在于所述的PNP型双极晶体管的个数为I至10个。3.根据权利要求I所述的用于射频识别标签的静电保护电路，其特征在于所述的PNP型双极晶体管结构，包括以P型衬底作为PNP型双极晶体管的集电区，在衬底上进行P型杂质注入形成欧姆接触，淀积金属作为PNP型双极晶体管的集电极；在P型衬底上进行N...

【专利技术属性】
技术研发人员：庄奕琪，李小明，李润德，崔海良，张翼，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：