用于保护不受静电放电伤害的高性能器件制造技术

本申请涉及一种用于保护不受静电放电伤害的高性能器件。具体而言，公开了一种用于保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块(MDi)，所述模块包括与触发装置耦合的可触发元件(TRi)，所述模块通过电阻性网络(R)的介入连接在两个端子之间。共同半导体层与所有模块接触，每个可触发元件(TRi)具有至少一个栅极(GHi)，并且触发装置包括对所有可触发元件而言共同并且其输出连接到所有可触发元件的栅极的单个触发电路(TC)。

【技术实现步骤摘要】

本专利技术涉及电子器件，并且具体而言涉及旨在用于保护部件不受静电放电伤害的那些电子器件。
技术介绍
静电放电(静电放电ESD)例如导致在I纳秒中的30安培电流峰值接着是在10纳秒之上的10安培电流。用于保护的第一途径包括使用与触发装置相关联的单个保护电路，例如大尺寸三端双向可控硅开关元件。然而，尽管这种电路对于吸收强ESD放电而言是高效的，但是在存在弱ESD放电的情况下在快速触发方面并不有效。 第二途径包括使用具有较小尺寸的若干ESD保护电路，每个ESD保护电路与触发电路相关联。这种保护装置此时在存在弱ESD放电的情况下是高效的，但是在存在强ESD脉冲的情况下并不有效，这是由于触发单个保护电路并不保证触发其他保护电路。在公开号为2246885A1的欧洲专利申请中描述了 ESD保护结构的示例。该结构包括相同单元的集合，这些单元按照形成可触发三端双向可控硅开关元件的三元组的方式布置成环形矩阵。由于对于三元组的所有三端双向可控硅开关元件而言，阳极-阴极距离并不同，因而这在效率方面可能受到限制。此外，在某些情况中，在若干三元组的连续触发之间可能存在死区，这可能在ESD事件期间在待保护的接触或者部件的端子处产生过电压峰值。
技术实现思路
根据一个实施例，提出了一种用于保护不受静电放电伤害的器件，其使得可以对弱ESD放电高效，并且使得可以对大ESD快速放电，同时降低在ESD事件期间出现死区的风险。根据一个方面，提出了一种保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块，所述模块包括与触发装置耦合的可触发元件，所述模块通过电阻性网络的介入连接在两个端子之间。根据本方面的一个一般特征，该器件包括与所有模块接触的共同半导体层，每个可触发元件具有至少一个栅极，每个模块的尺寸被确定以便在存在所述静电放电的情况下处于饱和状态中，触发装置包括对所有可触发元件而言共同并且其输出连接到所有可触发元件的栅极的单个触发电路。ESD保护模块的尺寸确定按照使该模块在ESD事件期间达到饱和的方式执行。一旦饱和，则大于饱和电流的电流穿过该模块，并且该模块将过量电流扩散到共同半导体层中。此外，由于存在与所有模块接触的这一共同半导体层，所以模块中的一个模块一被触发，这一过量电流就促成对所述模块的最邻近的一个或者多个模块的触发。换言之，饱和电流逐步由所有模块共享，并且每个饱和的模块通过多米诺效应促成触发其最近的一个或者多个邻居，从而极大降低出现死区的风险。这因此使得可以具有对保护模块的非常快速的触发，并且能够吸收强的静电放电，同时避免击穿也可以具有小尺寸的单个保护模块。保护模块的结构可以非常多样。因此，每个模块可以包括形成所述模块的所述可触发元件的三端双向可控硅开关元件，或者也可以包括例如形成所述模块的所述可触发元件的晶闸管以及与所述晶闸管的端子反平行连接的二极管。该模块可以被布置成矩阵网络。根据另一方面，提出了一种集成电路，其包括诸如以上限定的至少一个器件。 附图说明在检视绝不以任何方式限制的实施例的详细描述和所附附图之后，本专利技术的其他特征和优点将变得明显，在附图中图I至图9是根据本专利技术的器件的不同实施例的示意性图示。具体实施例方式在图I中，标记DIS指示形成用于保护电子部件CMP不受静电放电(静电放电ESD)伤害的器件。部件CMP连接到器件DIS的第一端子BP以及第二端子BN。该组件可以是集成电路的一部分。通过指示，当部件CMP起作用时，端子BP可以连接到正电压VP，而端子BN可以连接到负电压VN或者零电压(接地)。当部件CMP不起作用时，其可以经历静电放电，这通常导致可以达到若干安培的简短的电流脉冲。因此，该电流脉冲穿过器件DIS而不穿过待保护的部件CMP是适当的。器件DIS因此旨在吸收这一电流脉冲，并且避免在部件CMP的端子处的过电压。注意到器件的端子BP和BN也可以分别例如连接到印刷电路的输入/输出接触和接地轨线，或者分别连接到集成电路的输入/输出接触和电源轨线是适当的。如图2中所示，器件DIS包括用于保护不受静电放电伤害的若干模块MDi。这些模块MDi包括可触发元件，例如图2中的三端双向可控硅开关元件，其耦合到触发装置，该触发装置包括对所有可触发元件而言共同的单个触发电路TC。模块MDi通过电阻性网络R的介入连接在器件DIS的两个端子BN与BP之间。如以下将更详细地见到的，器件DIS包括与所有模块接触的共同半导体层，并且触发电路TC的输出连接到所有可触发元件的栅极。每个模块MDi自身形成ESD保护模块。此外，模块的尺寸被确定成使得其在具有选定阈值的ESD事件(例如，2k伏特HBM)期间达到饱和。HBM(人体模型)测试对应于由人员利用他/她的指尖触摸连接到接地的部件而生成的放电电流。该电子电路使得其可以对常规地包括与电阻器(通常值为1500欧姆)串联的电容器(通常为100皮法)的这种类型的放电进行仿真，该电路连接到被测试部件。电容器继而被充电到几千伏特左右的电压。对应的ESD脉冲对应于其平均持续时间为30纳秒，而电流峰值依赖于预充电电压的值而在I安培与3安培之间变化的电流脉冲。其他模型也是可能的，例如MM(机器模型)或者CDM(带电器件模型)模型。丽模型对应于将通过机器触摸部件或者人员操纵金属工具触摸部件而产生的ESD放电。MM模型基本上与HBM模型相同，只是具有不同的电容值和电阻值。CDM模型与HBM模型和丽模型不同，并且使得可以对带电部件进行仿真，该带电部件通过与例如接地平面接触的至少一个其管脚放电。这种ESD放电继而采取在极短时段(通常为I纳秒)之上的高幅度(通常15安培)电流脉冲形式。本领域技术人员将容易地知道在已知最大ESD电流的值Imax (例如，对于2k伏特 HBM而言为I. 33安培)和电流通过其传递的材料(例如硅)的饱和电流的值Jsat时怎样确定模块MDi的尺寸，从而使得其在存在ESD事件的情况下达到饱和。该饱和电流依赖于许多参数，诸如掺杂、温度和拓扑等。一般而言，该饱和电流的值通过使用公知的仿真模型的仿真来获得。考虑到电流Imax等于饱和电流Jsat与模块的电极的面积S的乘积的事实，继而变得容易确定模块的电极的尺寸，从而使得当Imax大于乘积Jsat. S时,其进入饱和状态，以便获得将被扩散在共同半导体层中且将促成对所述模块MDi的最近的一个或者多个邻居的触发的过量电流。在图2中示出的示例中，如上所述，每个模块MDi包括形成所述模块的所述可触发元件的三端双向可控硅开关元件TRi。触发电路TC的输出连接到三端双向可控硅开关元件TRi的栅极GHi，而三端双向可控硅开关元件的两个电极Al和A2通过电阻性网络的两个电阻器R的介入连接到相邻的三端双向可控娃开关兀件的电极Al和A2。任何已知的触发电路都是适当的。例如，可以提及如在图3中示出的晶体管TR，例如NMOS晶体管，该NMOS晶体管的栅极、源极及其衬底BK连接到器件的端子BN并且其漏极连接到端子BP。晶体管TR的漏极因此形成电路TC的输出，其连接到三端双向可控硅开关元件的栅极GHi。尽管可以使用任何类型的三端双向可控硅开关元件，但是特别地，出于尺寸的原因，使用具有为在图4中示出的类型的具有单个栅极的三端双向可控硅开关元件尤其有利。更精确地，本文档来自技高网...

【技术保护点】
一种用于保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块(MDi)，所述模块包括与触发装置(TC)耦合的可触发元件(TRi)，所述模块通过电阻性网络(R)的介入连接在两个端子之间，其特征在于：所述器件包括与所有所述模块(MDi)接触的共同半导体层(CSC)，每个可触发元件(TRi、THi)具有至少一个栅极(GHi)，每个模块的尺寸被确定以便在存在所述静电放电的情况下处于饱和状态中，所述触发装置(TC)包括对所有所述可触发元件而言共同并且其输出连接到所有所述可触发元件的所述栅极(GHi)的单个触发电路。

【技术特征摘要】
2011.05.12 FR 11541201.一种用于保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块(MDi)，所述模块包括与触发装置(TC)耦合的可触发元件(TRi)，所述模块通过电阻性网络(R)的介入连接在两个端子之间，其特征在于所述器件包括与所有所述模块(MDi)接触的共同半导体层(CSC)，每个可触发元件(TRi、THi)具有至少一个栅极(GHi)，每个模块的尺寸被确定以便在存在所述静电放电的情况下处于饱和状态中，所述触发装置(TC)包括对所有所述可触发元件而言共同并且其输出连接到所有所述可触发元件的所述栅极(GHi)的单个触发电路。2.根据权利要求I所述的器件，其特征在于，每个模块(MDi)包括形成所述模块的所述可触发元件的三端双向可控硅开关元件(TRi)。3.根据权利要求2所述的器件，其特征在于，所述三端双向可控硅开关元件(TRi)具有单个栅极(GHi)，并且包括形成所述...

【专利技术属性】
技术研发人员：P·加利，J·希门尼斯，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：