一种具有占空比稳定和相位校准的时钟电路制造技术

本发明专利技术公开了一种具有占空比稳定和相位校准的时钟电路，用于对时钟信号的占空比和相位进行调整，包括用于对时钟信号进行缓冲输出的时钟分布网络、占空比校正模块和相位校准模块。所述占空比校正模块将输入的差分信号转换成占空比固定的方波信号后输出到所述相位调整模块；所述相位调整模块利用所述时钟分布网络反馈的同相时钟信号和反向时钟信号对输入的所述方波信号的相位进行调整，产生与输入到时钟分布网络的时钟信号。采用本发明专利技术实现了对输出时钟信号的占空比稳定和相位校准。

【技术实现步骤摘要】

本专利技术属于集成电路时钟系统设计领域，涉及一种具有占空比稳定和相位校准的时钟电路。
技术介绍
随着集成电路工艺尺寸不断缩小以及集成度的不断提高，芯片工作速度不断提高，已经达到GHz的数量级，由于通过时钟信号来实现同步操作，因此对时钟的时序要求变得更加苛刻，对于时钟系统而言，占空比和时域不确定性是两个相当重要的指标，对于采用双边沿、多通道时钟交织工作方式的系统而言，时钟信号具有固定的50%占空比以及多通道间时钟信号具有固定的相位差是系统高性能运行的必要条件。 对于高速时钟系统而言，由于要在较高的工作频率下具有较低的抖动，系统时钟往往通过锁相环(PLL)或者延迟锁相环(DLL)来产生。但是在此过程中由于电路的失配、模型偏差以及电路的噪声影响，使得输出时钟往往不能保持很好的性能。另外在时钟分布网络中，由于布线路径中存在的偏差，时钟性能也会有所降低。而且在多通道时钟交织的结构中，对于通道间的时钟信号的相位差具有很严格的要求，对于全局时钟而言，往往需要保证50%恒定的占空比以确保后续电路的时序性能，因此在设计中需要进行占空比校正和时钟相位校准。目前针对时钟信号占空比校正的方法可以分为模拟方式和数字方式。数字方式的好处是占用较少的芯片面积，但由于最小数字延迟单元的限制，其校准精度不会很高，而且采用了大量的驱动器，需要借助计数检测、计数调整的方式用来实现占空比校正和相位调整，这就使得整个系统的工作频率不会太高，限制了其在高频系统中的应用。图I介绍了一种传统数字占空比校正技术，其包括占空比校正单元、分相器单元以及占空比检测单元。分相器单元从输出时钟信号clk_out生成上升时钟信号RCLK和下降沿时钟信号FCLK。上升时钟信号RCLK与输出时钟信号clk_out同相，而下降时钟信号FCLK与输出时钟信号clk_out异相。占空比检测单元通过比较上升沿时钟信号RCLK和下降沿时钟信号FCLK的使能时段来检测输出时钟信号clk_out的占空比，并输出代码C0DE〈0: N〉。占空比校正单元根据占空比代码来校正输入时钟信号clk_in的占空比，并输出时钟信号clk_out。占空比校正单元可以调整输入时钟信号的转换速率或输入时钟信号的电压电平来实现占空比校正，但往往需要很多的计数单元和驱动器，降低了校正时钟信号的工作频率。模拟方式的好处是可以实现较高的校正精度，缺点是设计难度比较大，另外根据占空比检测方式也可以分为不同形式，目前常用的有利用频率-电压转换器(FVC)和利用电荷泵的形式，利用频率电压转换的方法需要采用开关电容，由于电荷泄露等原因降低了校正精度，而且也限制了工作频率；而采用电荷泵的方式在高时钟频率的情形下进行校正就大大增加了系统功耗，而且电荷泵的充放电电流匹配程度也极大地影响了校正电路的校正精度。图2介绍了一种采用电荷泵的模拟占空比校正技术，它包括占空比检测单元和占空比校正单元，其采用电荷泵的形式进行占空比检测，当输入时钟信号为高电平时，电荷泵的Ml导通而M2截止，此时电荷泵的放电路径导通而充电路径关断，闭合开关SI对电荷泵电容Cl进行放电操作，此时开关处于S2关断状态；而当输入信号为低电平时，电荷泵的M2导通而Ml截止，此时电荷泵的充电路径导通而放电路径关断，闭合开关SI对电荷泵电容Cl进行充电操作，此时开关S2仍处于关断状态，占空比检测结束后电荷泵电容Cl上的电压不再发生变化；当进行占空比校正时开关SI关断而开关S2闭合，通过判断充放电过程中电荷的变化量来衡量占空比的大小，如果时钟信号占空比大于50%，则电荷泵电容Cl的电压略小于初始基准电压，此时调整占空比直至其等于初始基准电压，最终使得占空比达到50% ；而当占空比小于50%时，电荷泵电容Cl的电压略大于初始基准电压，此时调整占空比直至其等于初始基准电压，最终使得占空比达到50%。在超高速应用中，时钟交织结构被普遍采用，其只需要一系列具有固定相位差的时钟信号，作为每个子系统的工作时钟，多个子系统的并行操作实现倍频操作，其可以减少子系统电路设计的复杂度，但是会对时钟电路提出更高的要求，往往需要进行相位同步，以保证多相时钟具有固定的相位差。
技术实现思路
本专利技术的技术解决问题是针对现有技术的不足，提供了一种具有占空比稳定和相位校准的时钟电路，实现了对输出时钟信号的占空比稳定和相位校准。本专利技术的技术解决方案是一种具有占空比稳定和相位校准的时钟电路，用于对时钟信号的占空比和相位进行调整，包括用于对时钟信号进行缓冲输出的时钟分布网络、占空比校正模块、相位校准模块，所述占空比校正模块将输入的差分信号转换成占空比固定的方波信号后输出到所述相位调整模块；所述相位调整模块利用所述时钟分布网络反馈的同相时钟信号和反向时钟信号对输入的所述方波信号的相位进行调整，产生与输入到时钟分布网络的时钟信号。进一步的，所述占空比校正模块包括输入放大器、缓冲放大器和共模反馈放大器，输入的差分信号经输入放大器转变为单端方波信号后与所述共模反馈放大器的输出信号相叠加后输出到缓冲放大器；所述缓冲放大器对输入信号进行缓冲后作为时钟信号进行输出，所述时钟信号同时输出到所述共模反馈放大器；所述共模反馈放大器将输入时钟信号的平均电平值与目标电平值的差作为输出信号输出。进一步的，所述共模反馈放大器包括共模提取电路和反馈放大器，所述共模提取电路按输入时钟信号的周期将将时钟信号的积分值作为平均电平值输出；所述反馈放大器将预先存储的目标电平值与所述平均电平值的差作为所述共模反馈放大器的输出信号输出。进一步的，所述相位校准模块包括相位检测单元、时间电压放大器和相位调整单J Li ο所述相位检测单元根据输入的所述同相时钟信号和所述反向时钟信号，确定每个上升沿之间或下降沿之间的时间间隔；所述时间电压放大器根据所述时间间隔产生模拟电压信号；所述相位调整电压根据模拟电压信号对输入的所述占空比固定的方波信号的相位进行调节输出。本专利技术与现有技术相比具有如下优点本专利技术利用所述的占空比校正模块和相位校准模块对时钟进行调整后再输入到时钟分布网络中，与直接将全局时钟信号直接进入时钟分布网络，时而得到相应的局部时钟信号的结构相比，避免了由于在时钟网络中存在器件失配以及数字电路翻转造成的耦合噪声所带来的影响，降低输出时钟信号的相位误差，同时，本专利技术还具有稳定时钟信号占空比和校准时钟相位的功能，所述占空比稳定电路采用差分输入减少了输入共模噪声的影响，另外采用共模反馈结构采用闭环设计能够在周期时间内调整时钟信号的占空比，通过设置不同的目标电平值可以得到可变的固定占空比的时钟信号；所述相位校准电路采用了闭环反馈结构，利用时间-电压放大器代替 了传统的电荷泵结构，降低了设计难度，另外仅采用一组相位调整单元实现两路局部时钟的相位校正，保证了相位调整的精度，提高了相位校正的准确性。附图说明图I为传统数字占空比校正不意图；图2为采用电荷泵的模拟占空比校正示意图；图3为本专利技术结构示意图；图4为占空比稳定I旲块不意图；图5为相位校正模块示意图；图6为相位检测单元电路示意图；图7为时间电压放大器电路示意图；图8为相位调整单元电路示意图；图9为相位调整单元工作时序，其中图9a为相位差大于180°工作时序；图9b为相位差小于180°工作时序。具体实施本文档来自技高网...

【技术保护点】
一种具有占空比稳定和相位校准的时钟电路，用于对时钟信号的占空比和相位进行调整，包括用于对时钟信号进行缓冲输出的时钟分布网络，其特征在于还包括：占空比校正模块、相位校准模块，所述占空比校正模块将输入的差分信号转换成占空比固定的方波信号后输出到所述相位调整模块；所述相位调整模块利用所述时钟分布网络反馈的同相时钟信号和反向时钟信号对输入的所述方波信号的相位进行调整，产生与输入到时钟分布网络的时钟信号。

【技术特征摘要】
1.一种具有占空比稳定和相位校准的时钟电路，用于对时钟信号的占空比和相位进行调整，包括用于对时钟信号进行缓冲输出的时钟分布网络，其特征在于还包括占空比校正模块、相位校准模块， 所述占空比校正模块将输入的差分信号转换成占空比固定的方波信号后输出到所述相位调整模块； 所述相位调整模块利用所述时钟分布网络反馈的同相时钟信号和反向时钟信号对输入的所述方波信号的相位进行调整，产生与输入到时钟分布网络的时钟信号。2.如权利要求I所述的一种具有占空比稳定和相位校准的时钟电路，其特征在于所述占空比校正模块包括输入放大器、缓冲放大器和共模反馈放大器，输入的差分信号经输入放大器转变为单端方波信号后与所述共模反馈放大器的输出信号相叠加后输出到缓冲放大器；所述缓冲放大器对输入信号进行缓冲后作为时钟信号进行输出，所述时钟信号同时输出到所述共模反馈放大器；所述共...

【专利技术属性】
技术研发人员：何斌，王宗民，张铁良，蔡伟，杨松，虞坚，郭晨光，郭永恒，
申请(专利权)人：北京时代民芯科技有限公司，中国航天科技集团公司第九研究院第七七二研究所，
类型：发明
国别省市：