用于减小电压噪声的时钟吞除设备制造技术

本文描述了用于通过选择性地吞除时钟信号中的脉冲来控制时钟信号的频率的系统和方法。在一个实施例中，一种用于调整时钟信号的频率的方法包括接收时钟信号，以及根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。

【技术实现步骤摘要】
【国外来华专利技术】背景领域本公开的各方面一般涉及频率控制，尤其涉及时钟吞除。
技术介绍
存在许多其中期望控制输入到电路(例如，中央处理单元(CPU))的时钟信号的频率的应用。例如，时钟信号的频率可由温度控制系统调整以防止芯片的温度变得过高。在此示例中，温度控制系统可使用一个或多个温度传感器来监测芯片的温度并在温度超过阈值时减小(减低)时钟频率。时钟频率的减小降低了电路的动态功耗，这进而降低了温度。在另一示例中，电路可以是支持多个数据率的存储器接口。在此示例中，时钟频率可被调整以改变数据率。概述以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加具体的说明之序。根据第一方面，本文描述了一种用于调整时钟信号的频率的方法。该方法包括接收时钟信号，以及根据重复式时钟吞除码型来吞除时钟信号中的脉冲，其中该码型由数字序列定义。第二方面涉及一种用于调整时钟信号的频率的装备。该装备包括用于接收时钟信号的装置，以及用于根据重复式时钟吞除码型来吞除时钟信号中的脉冲的装置，其中该码型由数字序列定义。第三方面涉及一种时钟吞除设备。该时钟吞除设备包括被配置成接收包括脉冲序列的时钟信号并针对脉冲中的每一个递增计数的计数器。该时钟吞除设备还包括被配置成存储多个数字的移位寄存器，其中多个数字一次有一个数字在移位寄存器的读位置中；以及被配置成选择性地吞除时钟信号中的脉冲的时钟吞除器。该时钟吞除设备进一步包括比较电路，其中，对于脉冲中的每一个，比较电路被配置成将计数与当前在移位寄存器的读位置中的数字进行比较，基于该比较来确定由时钟吞除器来启用还是禁用脉冲的吞除，以及在计数等于当前在移位寄存器的读位置中的数字的情况下重置计数器并将移位寄存器中的多个数字移位。第四方面涉及一种温度控制的方法。该方法包括测量电路的温度；基于测得温度来确定对时钟信号的频率调整；以及根据频率调整来吞除时钟信号中的脉冲。为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。附图简述图1示出了根据本公开的实施例的时钟吞除设备。图2示出了根据本公开的实施例的时钟吞除之前和之后的时钟信号的示例。图3示出了根据本公开的实施例的时钟吞除之前和之后的时钟信号的另一示例。图4示出了根据本公开的实施例的具有精细频率控制的时钟吞除设备。图5示出了根据本公开的实施例的使用图4中的时钟吞除设备的时钟吞除之前和之后的时钟信号的示例。图6示出了根据本公开的实施例的使用图4中的时钟吞除设备的时钟吞除之前和之后的时钟信号的另一示例。图7A示出了根据本公开的实施例的从第一频率到第二频率的突然转变的示例。图7B示出了根据本公开的实施例的从第一频率到第二频率的逐渐转变的示例。图8示出了根据本公开的实施例的具有温度控制的系统的示例。图9A示出了根据本公开的实施例的使用精细频率控制的温度控制的示例。图9B示出了根据本公开的实施例的使用粗略频率控制的温度控制的示例。图10示出了根据本公开的实施例的温度控制系统。图11是根据本公开的实施例的用于调整时钟信号的频率的方法的流程图。图12是根据本公开的实施例的用于控制温度的方法的流程图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。存在许多其中期望控制输入到电路(例如，中央处理单元(CPU))的时钟信号的频率的应用。例如，时钟信号的频率可被调整以控制芯片的温度、调整电路的数据率等。在一种办法中，时钟频率可通过以下操作来调整：使用锁相环(PLL)生成时钟信号以及调整PLL的参数以调整时钟频率。此种办法的缺点在于在频率被改变时PLL需要相对较长的时间段来重新锁定。因此，PLL可能不适用于要求时钟频率的快速转变的应用。在另一办法中，时钟信号被输入到调整时钟信号的频率的分数时钟分频器。此种办法的缺点在于分数时钟分频器中的时钟路径可包含许多逻辑门(例如，复用器、触发器等)，这将大量的抖动引入到时钟信号中。较大的抖动可使此种办法不适用于高速应用，因为处置高数据率的电路具有严格的定时约束，并且因此容忍更少的抖动。在此情形中，较大的抖动可能引起数据采样误差和/或电路中的其他定时误差。本公开的实施例通过使用时钟吞除调整时钟频率来克服先前两种办法的缺点，其中时钟信号中的脉冲被选择性地吞除以实现期望时钟频率，如以下进一步讨论的。图1示出了根据本公开的实施例的时钟吞除设备110。时钟吞除设备110包括计数器120、比较电路125、寄存器130、控制器135和时钟吞除器150。时钟吞除设备110被配置成从时钟源105(例如，PLL、晶体振荡器等)接收时钟信号，通过选择性地吞除时钟信号的脉冲来调整时钟信号的频率，以及将频率经调整的时钟信号输出到使用时钟信号(例如，用于数据采样、数据处理等)的电路(例如，CPU)。计数器120被配置成对输入时钟信号中的脉冲的数目进行计数，并将计数输出到比较电路125。比较电路125被配置成将来自计数器120的计数与寄存器130中的值N进行比较并且基于比较来确定是否要吞除输入时钟信号中的脉冲。如果比较电路125确定要吞除脉冲，则比较电路125将吞除启用信号输出到时钟吞除器150。否则，比较电路125将吞除禁用信号输出到吞除电路150。在图1中所示的示例中，时钟吞除器150包括与(AND)门，其具有耦合到输入时钟信号的一个输入和耦合到比较电路125的另一输入。在此示例中，与门在比较电路125将逻辑0输出到与门时吞除脉冲，并在比较电路125将逻辑1输出到与门时通过脉冲。因此，在此示例中，吞除启用信号为逻辑0而吞除禁用信号为逻辑1。在一个方面，比较电路125被配置成在控制器135的控制下以第一模式或第二模式操作。在第一模式中，比较电路125在每次来自计数器120的计数达到N时将吞除启用信号(例如，逻辑0)输出到时钟吞除器150(例如，与门)，并在计数不等于N时输出吞除禁用信号。比较电路125还在每次计数达到N时清除计数器120以重置计数器120(例如，将计数重置为0)。因此，在第一模式中，时钟吞除设备110吞除输入时钟的每第N个脉冲，由此将时钟频率减小1/N。例如，在第一模式中，时钟频率可通过设置N等于3来减小1/3。这在图2中解说，其中时钟吞除器150吞除输入时钟信号210的每第三个脉冲以产生具有输入时钟信号210的2/3(约66.6％)频率的输出时钟信号220。被吞除的脉冲在图2中以虚线示出。在第二模式中，比较电路125在每次来自计数器120的计数达到N时将吞除禁用信号(例如，逻辑0)本文档来自技高网...

【技术保护点】
一种用于调整时钟信号的频率的方法，包括：接收所述时钟信号；以及根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲，其中所述码型由数字序列定义。

【技术特征摘要】
【国外来华专利技术】2014.06.09 US 14/300,0841.一种用于调整时钟信号的频率的方法，包括：接收所述时钟信号；以及根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲，其中所述码型由数字序列定义。2.如权利要求1所述的方法，其特征在于，所述数字序列定义毗邻脉冲吞除之间的间隔。3.如权利要求2所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。4.如权利要求3所述的方法，其特征在于，吞除之后的所述时钟信号的频率约等于：fout=(Σi=1m(Ni-1)Σi=1mNi)fin]]>其中，fout是吞除之后的时钟频率，fin是吞除之前的所述时钟信号的频率，N1到Nm是所述数字序列中的所述数字，且m是整数。5.如权利要求1所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：在多个循环上循环遍历所述数字序列；以及对于所述循环中的每一个，执行以下步骤：对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的数个脉冲通过，其中被允许通过的脉冲的数目比所述序列中的该数字少一个；以及对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的一个脉冲。6.如权利要求1所述的方法，其特征在于，所述数字序列定义毗邻脉冲通过之间的间隔。7.如权利要求6所述的方法，其特征在于，所述数字序列包括至少两个不同的数字。8.如权利要求7所述的方法，其特征在于，吞除之后的所述时钟信号的频率约等于：fout=(mΣi=1mNi)fin]]>其中，fout是吞除之后的时钟频率，fin是吞除之前的所述时钟信号的频率，N1到Nm是所述数字序列中的所述数字，且m是整数。9.如权利要求1所述的方法，其特征在于，吞除所述时钟信号中的脉冲包括：在多个循环上循环遍历所述数字序列；以及对于所述循环中的每一个，执行以下步骤：对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的数个脉冲，其中被吞除的脉冲的数目比所述序列中的该数字少一个；以及对于所述序列中的所述数字中的每一个数字，允许所述时钟信号中的一个脉冲通过。10.一种用于调整时钟信号的频率的装备，包括：用于接收所述时钟信号的装置；以及用于根据重复式时钟吞除码型来吞除所述时钟信号中的脉冲的装置，其中所述码型由数字序列定义。11.如权利要求10所述的装备，其特征在于，所述数字序列定义毗邻脉冲吞除之间的间隔。12.如权利要求11所述的装备，其特征在于，所述数字序列包括至少两个不同的数字。13.如权利要求10所述的装备，其特征在于，所述用于吞除脉冲的装置被配置成：在多个循环上循环遍历所述数字序列；以及对于所述循环中的每一个，执行以下步骤：对于所述序列中的所述数字的每一个，允许所述时钟信号中的数个脉冲通过，其中被允许通过的脉冲的数目比所述序列中的该数字少一个；以及对于所述序列中的所述数字中的每一个数字，吞除所述时钟信号中的一个脉冲。14.如权利要求10所述的装备，其特征在于，所述数字序列定义毗邻脉冲通过之间的间隔。15.如权利要求14所述的装备，其特征在于，所述数字序列包括至少两个不同的数字。16.如权利要求10所述的装备，其特征在于，所述用于吞除脉冲的装置被配置成：在多个循环上循环遍历所述数字序列；以及对于所述循环中的每一个，执行以下步骤：对于所述序列中的所述数字的每一个，吞除所述时钟信号中的数个脉冲，其中被吞...

【专利技术属性】
技术研发人员：R·M·库茨，D·R·帕尔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US