一种相位插值扩频时钟产生方法技术

本发明专利技术提供了一种相位插值扩频时钟产生电路及方法，包括使用锁相环产生所需的稳定的时钟输出，调节相位插值器和相位控制逻辑实现时钟的扩频输出，使用随机化模块处理相位控制信号等。本发明专利技术提供的扩频时钟产生方法具有低杂散，低抖动的特点，适用于需要对时钟进行频率扩展的高速串行数据传输。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，尤其涉及一种利用相位插值技术实现的扩频时钟的产生电路及方法。
技术介绍
锁相环是一种用来产生参考信号的相位有固定关系的电子控制系统。作为电子系统和设备的精确频率源，锁相环响应于输入信号的频率与相位，并自动提高或降低被控制的振荡器的频率，直至锁相环电路与参考信号在相位上符合为止。现代模拟锁相环一般包含相位比较器、电荷栗、环路滤波器、压控振荡器以及分频器，如图1所示。通过环路反馈，压控振荡器的输出信号频率被降低后，在相位比较器的输入端与参考信号的相位进行比较。经过环路作用，二者最终达到相位一致。环路滤波器连接于相位比较器之后，用于滤除电荷栗开关动作产生的电流中的高频分量，并将电流信号转化为电压信号，控制压控振荡器输出信号的频率。现如今，串行数据传输已成为高速数据传输的主流方式，而随之而产生的电磁干扰成为限制这种技术发展和应用的主要瓶颈之一。为了降低系统时钟对周围其他模块的影响，一般会采取减小时钟信号功率辐射的办法。而在此中的诸多方案里，对锁相环输出进行扩频处理是一种兼顾性能和系统开销的方法，得到了广泛认可和应用。锁相环扩频时钟的实现方式主要分为四种:1]调制输入参考时钟，如图2所示；2]调制压控振荡器控制电压，如图3所示；3]对反馈回路中的时钟进行相位插值，如图4所示；4]调制反馈回路的分频比，如图5所示。第一种方式的缺点在于数字调制的噪声将反映在输出上，产生难以滤除的时钟抖动。第二种方式的不足在于，受工艺因素的影响，所产生的调制电压不精确，降低了扩频调制的精度。第三种方式在振荡器与分频器间插入一个相位插值器，通过选择振荡器的输出信号相位，再经过分频反馈给相位比较器。由于插相的非线性，使其不易达到抑制电磁干扰的要求。第四种方式4通过调制分频器的分频比达到调频的目的，能轻易用数字电路实现，易于集成，是一种常用的时钟扩频方法，其分频功能多用整数分频器结合Sigma-delta调制完成。但是，这种结构会不可避免地因量化噪声而产生小数杂散，并传导于时钟输出端，表现为一定程度的抖动。
技术实现思路
为了解决现有的锁相环扩频时钟的实现方式不可避免地因量化噪声而产生小数杂散的技术问题，本专利技术提供一种相位插值的扩频时钟电路及产生方法，利用相位插值器代替分频器来达到调整分频比的目的，产生的杂散和抖动更低。 本专利技术的技术解决方案:—种相位插值扩频时钟产生电路，其特殊之处在于:包括相位比较器Ml、电荷栗M2、环路滤波器M3、压控振荡器M4、相位插值器M5、扩频时钟调制器M6以及随机序列发生器M7，其中相位比较器Ml的两个输入端分别连接参考时钟信号和相位插值器M5的输出端，相位比较器Ml的输出端连接电荷栗M2的输入端；电荷栗M2的输出端连接环路滤波器M3的输入端；环路滤波器M3的输出端连接压控振荡器M4的输入端；相位插值器M5的输入端连接压控振荡器的输出端；随机序列发生器M7的输出端连接扩频时钟调制器M6的输入端，扩频时钟调制器M6的输出端连接相位插值器M5的输入端，所述随机序列发生器M7通过扩频时钟调制器对相位插值器的相位控制信号进行随机化处理。一种相位插值的扩频时钟产生方法，其特殊之处在于:包括以下步骤:1)相位比较器比较相位插值器的输出信号和参考时钟的相位误差，电荷栗将这个相位误差转化为电流形式，经过环路滤波器后又转换为电压信号，进而控制压控振荡器的输出信号频率；2)压控振荡器输出信号作为锁相环的输出信号，同时压控振荡器输出信号经过相位插值器实现分频后反馈给相位比较器；分频具体为:以相位插值器输入扩频时钟信号的一个周期为单位，进行多相位的平均划分；3)在控制相位插值器相位的过程中，通过扩频时钟调制器向相位的控制信号中加入伪随机序列，实现对插值相位的随机化处理。本专利技术的优点如下:1、本专利技术提供的相位插值扩频时钟产生方法，通过相位插值实现小数分频，并对相位控制信号进行随机化处理。这种方法产生的扩频时钟具有高精度和低抖动的特点，适用于高速率串行总线，能有效降低系统时钟的电磁干扰，提高系统可靠性。2、本专利技术所提供的一种基于锁相环相位插值的扩频时钟产生方法，在控制相位插值器相位的过程中，向相位的控制信号中加入伪随机序列，实现对插值相位的随机化处理，减小杂散。【附图说明】图1为锁相环的示意图；图2为调制输入参考时钟的扩频时钟的示意图；图3为调制压控振荡器控制电压的扩频时钟的示意图；图4为对反馈回路中的时钟进行相位插值的扩频时钟的示意图；图5为调制反馈回路的分频比的扩频时钟的示意图；图6为相位插值分频原理的示意图；图7为Sigma-delta小数分频原理的示意图；图8为扩频调制时分频器的分频比变化的示意图；图9为扩频调制时锁相环输出信号的频谱示意图；图10为根据本专利技术概念的扩频时钟产生方法的一个实施例框图。【具体实施方式】下面结合附图和具体实施例，对本专利技术的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术提供一种相位插值的扩频时钟产生方法，如图10所示，包括:相位比较器M1、电荷栗M2、环路滤波器M3、压控振荡器M4、相位插值器M5、扩频时钟调制器M6、随机序列发生器M7。其中相位比较器Ml的两个输入端分别连接参考时钟信号和相位插值器M5的输出端，Ml的输出端连接电荷栗当前第1页1 2 本文档来自技高网...

【技术保护点】
一种相位插值扩频时钟产生电路，其特征在于：包括相位比较器M1、电荷泵M2、环路滤波器M3、压控振荡器M4、相位插值器M5、扩频时钟调制器M6以及随机序列发生器M7，其中相位比较器M1的两个输入端分别连接参考时钟信号和相位插值器M5的输出端，相位比较器M1的输出端连接电荷泵M2的输入端；电荷泵M2的输出端连接环路滤波器M3的输入端；环路滤波器M3的输出端连接压控振荡器M4的输入端；相位插值器M5的输入端连接压控振荡器的输出端；随机序列发生器M7的输出端连接扩频时钟调制器M6的输入端，扩频时钟调制器M6的输出端连接相位插值器M5的输入端，所述随机序列发生器M7通过扩频时钟调制器对相位插值器的相位控制信号进行随机化处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：邵刚，蔡叶芳，王晋，王希，吕俊盛，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西;61