相位偏移抵消电路及相关的时钟产生器制造技术

一种相位偏移抵消电路及相关的时钟产生器，包括一第一修正用相位内插器与一第二修正用相位内插器，依据第一至第四输入时钟提供一第一修正时钟与第二修正时钟；其中，第一与第三输入时钟是互为反相。第一修正用相位内插器于第一与第二输入时钟间进行均等的相位内插以产生第一修正时钟，第二修正用相位内插器则于第二与第三输入时钟间进行均等的相位内插以产生第二修正时钟，使第一修正时钟与第二修正时钟间的相位差实质等于90度，不受第一至第四输入时钟间的相位偏移影响。

【技术实现步骤摘要】
相位偏移抵消电路及相关的时钟产生器
本专利技术是有关于一种相位偏移抵消电路与相关的时钟产生器，且特别是关于一种可依据相位偏移的输入时钟提供准确正交时钟的相位偏移抵消电路与相关的时钟产生器。
技术介绍
提供正确、具有良好相位关系的时钟，是使各种时序电路正确运作的必备条件之一。举例而言，用以处理信号输入输出的接口电路，便是现代集成电路中最重要的时序电路之一。举例而言，若一芯片欲接收外界的串行信号，该芯片的接口电路中便会设有时钟/数据回复(CDR，ClockDataRecovery)电路，用以从串行信号中取还内嵌的时钟，并正确地取样得知串行信号中串接的各笔位数据。请参考图1，其所绘示的即是以一种半速取样(half-ratesampling)技术进行时钟/数据回复的示意图。如图1所示，半速取样技术使用四个频率(周期)相同、相位正交(相差90度)的时钟CK0、CK90、CK180与CK270来锁定一串行信号Din。串行信号Din中有多笔串接的数据，如数据D1与D2等，各笔数据延续的时间长度为UI。四时钟CK0至CK270的周期T则为长度UI的两倍，即T＝2*UI。因此，若时钟CK90与CK270的边缘(如升缘)能被调整至各笔数据衔接之处，则时钟CK0与CK180的边缘(如升缘)便会位于各笔数据的中间，能用以对各笔数据进行较佳的取样，以便得知各笔数据的数字内容。由图1可知，提供高质量、相位精确的相位正交时钟是半速取样技术的重要关键之一；时钟CK0、CK90、CK180与CK270间的相位差应该趋近或等于90度，才能成功地进行时钟/数据回复。若时钟CK0、CK90、CK180与CK270彼此间的相位差偏离理想的90度，便会影响时钟/数据回复的正确性。请参考图2，其所示意的是一已知的时钟产生技术，用以提供时钟PI0、PQ0、PI180与PQ180，以分别作为图1中的时钟CK0、CK90、CK180与CK270。图2已知技术使用两个相位内插器10a与10b，各相位内插器具有四个时钟输入端in0、in90、in180与in270，并有一权重输入端codein；相位内插器由权重输入端codein接收一可变的权重a0，并依据权重a0而在各时钟输入端in0至in270所接收的诸时钟之间进行相位内插，以产生两互为反相的输出时钟。相位内插器10a的输入端in0、in90、in180与in270分别耦接四个输入时钟S0、S90、S180与S270，以产生互为反相(相位差180度)的两输出时钟PI0与PI180，使时钟PI0的相位可表示为(a0*PH0+(1-a0)*PH90)；其中，相位PH0与PH90为时钟S0与S90的相位，权重a0则在0与1之间。另一方面，相位内插器10b的输入端in0、in90、in180与in270分别耦接输入时钟S270、S0、S90与S180，以产生互为反相的两输出时钟PQ0与PQ180，使时钟PQ0的相位可表示为(a0*PH90+(1-a0)*PH180)；其中，相位PH180为时钟S180的相位。在图2已知技术中，时钟S0与S90间的理想相位差(PH90-PH0)为90度，时钟S90与S180的理想相位差(PH180-PH90)亦为90度；在此理想情形下，时钟PI0与PQ0间的相位差可计算为：{a0*PH90+(1-a0)*PH180}-{a0*PH0+(1-a0)*PH90}＝a0*(PH90-PH0)+(1-a0)*(PH180-PH90)＝90。亦即，若输入的时钟S0、S90与S180间的相位差为90度，时钟PI0与PQ0间的相位差也会是90度；调整权重a0的值使时钟PI0与PQ0锁定串行信号中各笔数据的衔接处，便能以时钟PI0、PQ0、PI180与PQ180达成时钟/数据回复的目的。不过，由于时钟S0至S270是由时钟树(clocktree)传输至相位内插器，有许多非理想因素(如噪声，时钟传输路径与相关元件的不匹配等等)会影响时钟S0至S270间的相位差；虽然时钟S0与S180之间可运用交互耦合对(cross-couplepair)的技术使两者维持180度的反相，但时钟S0与S90间的相位差(PH90-PH0)会偏离理想的90度，可表示为：(PH90-PH0)＝(90+PHoff)；其中，PHoff即代表相位偏移(phaseoffset)。连带地，时钟S90与S180间的相位差则为：(PH180-PH90)＝(90-PHoff)。经由相位内插后，时钟PI0与PQ0间的相位差也会偏离90度，其偏离的程度会与相位偏移PHoff呈正比。因为时钟PI0与PQ0间的相位差偏离正交的90度，已知技术也就无法正确地进行时钟/数据回复。
技术实现思路
为克服已知技术的缺点，提供相位差精准的时钟，本专利技术的实施例之一是提供一种相位偏移抵消电路，以依据一第一输入时钟、一第二输入时钟、一第三输入时钟与一第四输入时钟而提供一第一修正时钟、一第二修正时钟、一第三修正时钟与一第四修正时钟。一实施例中，第一输入时钟与第三输入时钟互为反相，第二输入时钟的相位介于第一输入信号的相位与第三输入信号的相位之间。第三修正时钟反相于第一修正时钟，第四修正时钟则与第二修正时钟互为反相。本专利技术相位偏移抵消电路中包括有一第一修正用相位内插器与一第二修正用相位内插器。第一修正用相位内插器耦接第一输入时钟与第二输入时钟，于第一输入时钟与第二输入时钟间进行均等的相位内插以产生第一修正时钟与第三修正时钟；第二修正用相位内插器耦接第二输入时钟与第三输入时钟，于第二输入时钟与第三输入时钟间进行均等的相位内插以产生第二修正时钟与第四修正时钟。举例而言，若第一输入时钟与第二输入时钟间的相位差(PH90-PH0)偏离90度而可表示为(PH90-PH0)＝(90+PHoff)，则第二输入时钟与第三输入时钟间的相位差(PH180-PH90)亦偏离90度而可表示为(PH180-PH90)＝(90-PHoff)；因为均等的相位内插，第一修正时钟的相位可计算为(90-PHoff)/2＝(45+PHoff/2)，类似地，因为均等的相位内插，第二修正时钟的相位可计算为(180+(90+PHoff))/2＝(135+PHoff/2)。如此，第一修正时钟与第二修正时钟间的相位差就会趋近90度，因为第一修正时钟与第二修正时钟间的相位差可计算为：((135+PHoff/2)-(45+PHoff/2))＝90。换言之，虽然第一输入时钟与第二输入时钟间的相位差偏离理想的90度，但本专利技术相位偏移抵消电路仍可产生正交的第一修正时钟与第二修正时钟。本专利技术的实施例之一是提供一种时钟产生器，依据第一输入时钟、第二输入时钟、第三输入时钟、第四输入时钟与一可变权重以提供第一输出时钟、第二输出时钟、第三输出时钟与第四输出时钟。此时钟产生器包括一第一修正用相位内插器、一第二修正用相位内插器、一第一可调相位内插器与一第二可调相位内插器。第一修正用相位内插器耦接第一输入时钟与第二输入时钟，依据一预设权重而于第一输入时钟与第二输入时钟间进行相位内插(例如均等的相位内插)，以产生第一修正时钟与反相的第三修正时钟。第二修正用相位内插器耦接第二输入时钟与第三输入时钟，依据预设权重而于第二输入时钟与第三输入时本文档来自技高网...

【技术保护点】
一种相位偏移抵消电路，依据一第一输入时钟、一第二输入时钟与一第三输入时钟而提供一第一修正时钟与一第二修正时钟；该相位偏移抵消电路包含：一第一修正用相位内插器，耦接该第一输入时钟与该第二输入时钟，于该第一输入时钟与该第二输入时钟间进行均等的相位内插以产生该第一修正时钟；以及一第二修正用相位内插器，耦接该第二输入时钟与该第三输入时钟，于该第二输入时钟与该第三输入时钟间进行均等的相位内插以产生该第二修正时钟；其中，该第一输入时钟与该第三输入时钟是互为反相。

【技术特征摘要】
2012.11.30 TW 1011449201.一种相位偏移抵消电路，依据一第一输入时钟、一第二输入时钟与一第三输入时钟而提供一第一修正时钟与一第二修正时钟；该相位偏移抵消电路包含：一第一修正用相位内插器，耦接该第一输入时钟与该第二输入时钟，依据一数值固定为常数的预设权重在该第一输入时钟与该第二输入时钟间进行均等的相位内插以产生该第一修正时钟；以及一第二修正用相位内插器，耦接该第二输入时钟与该第三输入时钟，依据该数值固定为常数的预设权重在该第二输入时钟与该第三输入时钟间进行均等的相位内插以产生该第二修正时钟；其中，该第一输入时钟与该第三输入时钟是互为反相。2.根据权利要求1所述的相位偏移抵消电路，其中，该第二输入时钟的相位是介于与该第一输入时钟的相位与该第三输入时钟的相位之间。3.根据权利要求1所述的相位偏移抵消电路，其中，该第一修正用相位内插器还产生一第三修正时钟，反相于该第一修正时钟；该第二修正用相位内插器还产生一第四修正时钟，反相于该第二修正时钟。4.一种时钟产生器，依据一第一输入时钟、一第二输入时钟、一第三输入时钟与一可变权重以提供一第一输出时钟；该时钟产生器包含：一第一修正用相位内插器，耦接该第一输入时钟与该第二输入时钟，依据一预设权重而于该第一输入时钟与该第二输入时钟间进行相位内插，以产生一第一修正时钟；一第二修正用相位内插器，耦接该第二输入时钟与该第三输入时钟，依据该预设权重而于该第二输入时钟与...

【专利技术属性】
技术研发人员：潘辰阳，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71