一种半导体器件包括：支持基材、以及利用粘合材料与支持基材接合的半导体元件，所述粘合材料包括：与支持基材和半导体元件接触的多孔金属材料、以及填充于多孔金属材料的至少一部分孔中的钎料。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
近年来，已经积极地实施了其中在基板上依次形成GaN层和AlGaN层并且GaN层用作电子传输层的电子器件(化合物半导体器件)的开发。作为这种化合物半导体器件中的一种，提及GaN-基高电子迁移率晶体管(HEMT)。在GaN-基HEMT中，利用在AlGaN和GaN的异质结界面处形成高浓度二维电子气(2DEG)。GaN的带隙为3. 4eV并且大于Si的带隙(I. IeV)或GaAs的带隙(I. 4eV)。更具体地，GaN具有高的击穿场强。此外，GaN还具有高的饱和电子速度。因此，GaN很有前途作为允许高电压操作和高输出的化合物半导体器件的材料。然后，已经期望GaN-基HEMT作为用于电动车辆等中的高效率开关元件和高击穿电压功率器件。近年来，对于不仅这种GaN-基HEMT而且各种半导体元件，包括半导体元件的半导体器件的尺寸减小和厚度减小得到进展。在这种半导体器件中，通过钎料或晶粒接合材料例如纳米Ag糊料将半导体元件接合到引线框上。然而，利用其中通过钎料材料使半导体元件接合于引线框的结构，难以获得足够的散热性能。此外，因为利用钎料材料的接合强，所以在半导体元件操作中在接合部及其附近中产生的热应力不能得到足够地缓和。因此，很难说接合可靠性是良好的。此外，与热应力相关，可观的机械应力可作用于半导体元件，这可导致半导体元件故障。例如，在一些情况下，晶体管的阈值电压变化。此外，在钎料材料熔融以在引线框上安装半导体元件时，在一些情况下，也导致半导体元件的位置偏移。相反地，在其中通过纳米Ag糊料将半导体元件接合于引线框的结构中，应力缓和和半导体元件的位置偏移的影响小于在其中通过钎料材料将半导体元件接合于引线框的结构中的影响。此外，也可获得高的散热性能。然而，难以确保足够的接合强度。除上述之外，已经提出各种建议。然而，到现在为止难以同时实现散热性能、应力缓和性能和接合强度。日本专利公开号2001-230351和日本专利公开号2007-201314是相关技术的实例。
技术实现思路
在本专利技术中，本专利技术的一个目的是提供实现散热性能、应力缓和性能和接合强度的半导体器件以及制造所述半导体器件的方法。根据本专利技术的一个方面，一种半导体器件包括支持基材、以及利用粘合材料与支持基材接合的半导体元件，所述粘合材料包括与支持基材和半导体元件接触的多孔金属材料、以及填充于多孔金属材料的孔的至少一部分中的钎料。附图说明图IA和IB为示出根据第一实施方案的半导体器件的结构的视图；图2A 2G为以工艺次序示出制造根据第一实施方案的半导体器件的方法的截面图；图3为示出半导体元 件的一个方面的视图；图4为示出根据第二实施方案的半导体器件的结构的视图；图5A 5F为以工艺次序示出制造根据第二实施方案的半导体器件的方法的截面图；图6为示出根据第三实施方案的半导体器件的结构的视图；图7A 7G为以工艺次序示出制造根据第三实施方案的半导体器件的方法的截面图；图8为示出根据第四实施方案的半导体器件的结构的视图；图9A 9H为以工艺次序示出制造根据第四实施方案的半导体器件的方法的截面图；图10为示出根据第五实施方案的半导体器件的结构的视图；图IlA IlG为以工艺次序示出制造根据第五实施方案的半导体器件的方法的截面图；图12为示出根据第六实施方案的半导体器件的结构的视图；图13A 13F为以工艺次序示出制造根据第六实施方案的半导体器件的方法的截面图；图14为示出根据第七实施方案的半导体器件的结构的视图；图15A 15G为以工艺次序示出制造根据第七实施方案的半导体器件的方法的截面图；图16为示出包括GaN-基HEMT的分立封装件的视图；和图17A 17B为示出电源器件的视图。具体实施例方式以下，参考附图具体描述实施方案。[第一实施方案]首先，描述第一实施方案。图I为不出根据第一实施方案的半导体器件的结构的视图。在第一实施方案中，如图IA所示，通过复合材料16将半导体元件15与引线框11接合。复合材料16为粘合材料的一个实例。半导体元件15设置有端子，所述端子通过接合线17与引线框11的引线连接。利用模制树脂18密封半导体元件15、复合材料16和接合线17。在第一实施方案中，复合材料16包括膜状多孔金属材料16a，如图IB所示。多孔金属材料16a的一个主要表面与半导体元件15接触，另一主要表面与引线框11接触。多孔金属材料16a的孔16b的至少一部分例如全部填充有钎料16c。在图IB中，孔16b规则地布置,但是孔16b不必规则地布置。在第一实施方案中，通过包括于复合材料16中的多孔金属材料16a,在半导体兀件15中产生的热可充分地传输至引线框11。即使在因生热而产生应力时，也通过多孔金属材料16a使应力缓和。此外，因为多孔金属材料16a的孔16b的至少一部分填充有钎料16c，所以也能够确保引线框11和半导体元件15之间的充分的接合强度。因为应力可以得到充分地缓和，所以即使在半导体元件中包括晶体管例如GaN-基HEMT晶体管时，也可抑制其阈值电压的变化。例如，即使在实施高温储存试验和温度周期试验时，半导体元件15的受损可得到显著减小。然后，描述制造根据第一实施方案的半导体器件的方法。图2A 2G为以工艺次序示出制造根据第一实施方案的半导体器件的方法的截面图。 首先，如图2A所示，对引线框11的其中待安装半导体元件15的区域施加纳米Ag糊料12。纳米Ag糊料12例如为包括粒径为I μ m以下的Ag颗粒的糊料。可使用包括粒径为IOOnm以下的Ag颗粒的糊料,并且可使用包括粒径为IOnm以下的Ag颗粒的糊料。纳米Ag糊料12的施加方法没有特别限制。可通过点胶方法、印刷方法、转移方法等施加纳米Ag糊料12。然后，如图2B所示，在纳米Ag糊料12上形成钎料板13。然后，如图2C所示，在钎料板13上施加纳米Ag糊料14。例如，纳米Ag糊料14也为包括粒径为Ium以下的Ag颗粒的糊料。可使用包括粒径为IOOnm以下的Ag颗粒的糊料，并且可使用包括粒径为IOnm以下的Ag颗粒的糊料。纳米Ag糊料14的施加方法没有特别限制。可通过点胶方法、印刷方法、转移方法等施加纳米Ag糊料14。作为钎料板13，材料没有特定限制，只要材料的熔点高于包括于纳米Ag糊料12和14中的Ag颗粒烧结的温度和低于Ag颗粒的熔点即可。例如，可使用SnAgCu-基钎料板。然后，如图2D所示，以面朝上方式将半导体元件15安装于纳米Ag糊料14上。半导体元件15的类型没有特定限制，并且可使用例如GaN-基HEMT等。然后，加热至少纳米Ag糊料12、钎料板13和纳米Ag糊料14，以熔融钎料板13。然后，通过冷却使熔融钎料固化。在此工艺中，因为钎料板13的熔点高于包括于纳米Ag糊料12和14中的Ag颗粒烧结的温度，所以包括于纳米Ag糊料12和14中的Ag颗粒在钎料板13熔融之前烧结，以形成膜状多孔金属材料16a。在钎料板13熔融时，熔融钎料流入多孔金属材料16a的孔16b中。在利用后续冷却过程固化钎料时，形成包括多孔金属材料16a和载于孔16b的至少一部分中的钎料的复合材料16,如图2E所不。多孔金属材料16a的一个主要表面与半导体元件15接触，其另一主要表面与引线框11接触。加热方法没有特定限制本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.22 JP 2011-0362731.一种半导体器件，包括 支持基材；和 利用粘合材料与所述支持基材接合的半导体元件， 所述粘合材料包括 与所述支持基材和所述半导体元件接触的多孔金属材料；和 在所述多孔金属材料的孔的至少一部分中填充的钎料。2.根据权利要求I所述的半导体器件，其中所述多孔金属材料的熔点高于所述钎料的熔点。3.根据权利要求I所述的半导体器件，其中所述多孔金属材料包括选自Ag、Au、Ni、Cu、Pt、Pd和Sn中的至少一种。4.根据权利要求I所述的半导体器件，其中所述钎料包括选自Sn、Ni、Cu、Zn、Al、Bi、Ag、In、Sb、Ga、Au、Si、Ge、Co、W、Ta、Ti、Pt、Mg、Mn、Mo、Cr 和 P 中的至少一种。5.根据权利要求I所述的半导体器件，其中 所述多孔金属材料与金属膜接触，所述金属膜形成在所述半导体元件的所述支持基材侧的表面上。6.根据权利要求5所述的半导体器件，其中所述金属膜包括选自Ni、Cu、Zn、Al、Ag、Au、W、Ti、Pt和Cr中的至少一种。7.根据权利要求I所述的半导体器件，还包括设置于与所述支持基材和所述半导体元件接触的所述粘合材料的周边的树脂材料。8.根据权利要求I所述的半导体器件，其中所述半导体元件为GaN-基晶体管。9.根据权利要求I所述的半导体器件，其中在俯视图中从所述半导体元件的中心到其外部区域所述钎料的比例连续地或者逐步地变低。10.根据权利要求I所述的半导体器件，其中所述钎料包括Cu颗粒。11.根据权利要求I所述的半导体器件，其中所述多孔金属材料的俯视投影形状为环形；并且所述粘合材料具有位于所述多孔金属材料内部的钎料层。12.—种高功率放大器，包括...
【专利技术属性】
技术研发人员：冈本圭史郎，今田忠纮，今泉延弘，渡部庆二，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。