一种双向移位暂存器，包括有第一暂存器电路与第二暂存器电路，第一暂存器电路包括有第一暂存器级与具有n个扫瞄信号输出端的第二输出缓冲级，第一暂存器级还电性耦接于第三电压源，而第一输出缓冲级分别电性耦接于第二电压源以及第一电压源。其中第二暂存器电路具有相似于第一暂存器电路的架构，且第一暂存器电路与第二暂存器电路分别使用n+1条时脉信号线，且n为正整数。
【技术实现步骤摘要】
本专利技术是有关于一种移位暂存器，且特别是有关于一种。
技术介绍
在目前液晶显示器的工艺中，有部分的厂商透过栅极驱动电路基板(Gate driverOn Array, GOA)的技术制作移位暂存器，来减少显示器面板对于大量驱动IC的材料依赖性，藉以符合轻薄短小的设计趋势。在所述的栅极驱动电路基板中所使用的薄膜晶体管(简称TFT)又可以分为几种不同的工艺，而不同工艺的TFT具有各自优缺点，举例来说，非晶硅薄膜晶体管(简称a-SiTFT)的均匀性虽佳，但是a-Si TFT的电子移动率较差，若要使用a-Si TFT制作移位暂存器，所需的电路布局面积较大。另外，由于非晶氧化铟镓锌薄膜晶体管(简称IGZO TFT)具有较高的电子移动率，近来也成为栅极驱动电路基板所使用的工艺之一。然而当栅极驱动电路基板使用所述的a-Si TFT或IGZO TFT作为电路组成元件时，面临了几个问题。举例来说，当栅极驱动电路基板处于关闭(off)状态时，其通常是以O伏特当作TFT的关闭电压，但是有时会因为a -Si TFT或IGZO TFT的元件特性导致所述的关闭电压产生飘移而造成漏电流偏高与涟波(Ripple)的问题，严重时还可能导致所述的移位暂存器发生输出失效的问题。另外，当栅极驱动电路基板处于导通(on)状态时，其部分的TFT因产生漏电情形而降低阵列基板驱动电路的充电能力，虽可透过增加稳压电路来改善所述的漏电情形与涟波问题，但所述的稳压电路亦会增加电路布局的面积并提高成本，不符合目前的设计趋势。
技术实现思路
本专利技术提出一种，透过对称的电路架构与信号控制时序，使移位暂存器可双向操作，并使输出缓冲级操作在逆偏状态，以阻隔漏电路径并缩小电路布局的面积，进而提升双向移位暂存器的稳定性。因此，本专利技术的双向移位暂存器包括有第一暂存器电路与第二暂存器电路。所述的第一暂存器电路包括有第一暂存器级与第一输出缓冲级。所述的第一暂存器级具有第一端、第二端与输出端，而第一暂存器级的第一端电性I禹接于前一个双向移位暂存器的第二暂存器级的输出端，而第一暂存器级的第二端电性耦接于第二暂存器级的输出端。所述的第一暂存器级接收第一控制信号、第二控制信号与末级时脉信号，且第一暂存器级还电性耦接于第三电压源。所述的第一输出缓冲级电性耦接于第一暂存器级。所述的第一输出缓冲级具有第一端、第二端以及η个扫瞄信号输出端，而第一输出缓冲级的第一端电性耦接于第一暂存器级的第一端，而第一输出缓冲级的第二端电性耦接于第一暂存器级的第二端，且第一输出缓冲级分别电性耦接于第二电压源以及第一电压源。所述的第二暂存器电路包括有第二暂存器级与第二输出缓冲级。所述的第二暂存器级具有第一端、第二端与输出端，而第二暂存器级的第一端电性耦接于第一暂存器级的输出端，而第二暂存器级的第二端电性耦接于次一个双向移位暂存器的第一暂存器级的输出端。所述的第二暂存器级接收第一控制信号、第二控制信号与互补末级时脉信号，且第二暂存器级还电性耦接于所述的第三电压源。所述的第二输出缓冲级电性耦接于第二暂存器级，而第二输出缓冲级具有第一端、第二端以及η个扫瞄信号输出端，而第二输出缓冲级的第一端电性耦接于第二暂存器级的第一端，而第二输出缓冲级的第二端电性耦接于第二暂存器级的第二端以及次一个双向移位暂存器的第一暂存器级的输出端，且第二输出缓冲级分别电性耦接于所述的第二电压源以及第一电压源，其中所述的第一暂存器电路与第二暂存器电路分别使用η+1条时脉信号线，且η为正整数。该第一电压源的位准大于该第二电压源的位准大于该第三电压源的位准。该第一输出缓冲级还接收该第一控制信号、该第二控制信号以及第1，2，...至η个时脉信号，而该第二输出缓冲级还接收该第一控制信号、该第二控制信号以及互补第1，2,...至η个时脉信号。该第1，2，...至η个时脉信号的脉波宽度与该第一输出缓冲级的级数成正比，而该互补第1，2，...至η个时脉信号的脉波宽度与该第二输出缓冲级的级数成正比。该第1，2，...至η个时脉信号的低逻辑位准与该互补第1，2，...至η个时脉信号的低逻辑位准相当于该第一电压源的位准，而该末级时脉信号与该互补末级时脉信号的低逻辑位准相当于该第三电压源的位准。该第一暂存器级包括有一第一晶体管，具有一漏极、一栅极与一源极，该第一晶体管的栅极电性耦接于该第一暂存器级的第二端，该第一晶体管的源极接收该第二控制信号；一第二晶体管，具有一漏极、一栅极与一源极，该第二晶体管的栅极电性稱接于该第一晶体管的漏极，该第二晶体管的源极电性耦接于该第三电压源；一第三晶体管，具有一漏极、一栅极与一源极，该第三晶体管的漏极电性耦接于该第一晶体管的漏极，该第三晶体管的栅极电性耦接于该第二晶体管的漏极；一第四晶体管，具有一漏极、一栅极与一源极，该第四晶体管的漏极接收该第一控制信号，该第四晶体管的栅极电性耦接于该前一个双向移位暂存器的第二暂存器级的输出端，该第四晶体管的源极电性耦接于该第一晶体管的漏极；一第五晶体管，具有一漏极、一栅极与一源极，该第五晶体管的漏极电性稱接于该第三晶体管的源极，该第五晶体管的栅极电性耦接于该第二晶体管的漏极，该第五晶体管的源极电性耦接于该第三电压源；一第六晶体管，具有一漏极、一栅极与一源极，该第六晶体管的漏极接收该末级时脉信号，该第六晶体管的栅极电性耦接于该第三晶体管的漏极，该第六晶体管的源极电性稱接于该第五晶体管的漏极；及一第一二极管，具有一正端与一负端，该第一二极管的正端接收一第一电压，该第一二极管的负端电性耦接于该第三晶体管的栅极；该第二暂存器级包括有一第七晶体管，具有一漏极、一栅极与一源极，该第七晶体管的栅极电性耦接于该第二暂存器级的第二端，该第七晶体管的源极接收该第二控制信号；一第八晶体管，具有一漏极、一栅极与一源极，该第八晶体管的栅极电性耦接于该第一晶体管的漏极，该第八晶体管的源极电性耦接于该第三电压源；一第九晶体管，具有一漏极、一栅极与一源极，该第九晶体管的漏极电性耦接于该第七晶体管的漏极，该第九晶体管的栅极电性耦接于该第八晶体管的漏极；一第十晶体管，具有一漏极、一栅极与一源极，该第十晶体管的漏极接收该第一控制信号，该第十晶体管的栅极电性耦接于该第一暂存器级的输出端，该第十晶体管的源极电性耦接于该第七晶体管的漏极；一第十一晶体管，具有一漏极、一栅极与一源极，该第十一晶体管的漏极电性耦接于该第九晶体管的源极以及该第二暂存器级的输出端，该第十一晶体管的栅极电性耦接于该第八晶体管的漏极，该第十一晶体管的源极电性耦接于该第三电压源；一第十二晶体管，具有一漏极、一栅极与一源极，该第十二晶体管的漏极接收该互补末级时脉信号，该第十二晶体管的栅极电性耦接于该第九晶体管的漏极，该第十二晶体管的源极电性耦接于该第十一晶体管的漏极；及一第二二极管，具有一正端与一负端，该二二极管的正端接收该第一电压，该第二二极管的负端电性耦接于该第九晶体管的栅极。该第一暂存器级还包括有一第一电容器，具有一第一端与一第二端，该第一电容器的第一端电性耦接于该第六晶体管的源极，该第一电容器的第二端电性耦接于该第三晶体管的漏极，而该第二暂存器级还包括有一第二电容器，具有一第一端与一第二端，该第二电容器的第一端电性耦接于该第十二晶体管的源极，该第二电容器的第本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：曾建彰，刘匡祥，丁友信，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。