本发明专利技术提供一种双向移位寄存器，使其电路规模小，并且稳定地动作。包括：通过各自的相位不同的３个以上的时钟信号（ＣＬＫ１～ＣＬＫ３）中的任意者和确定移位方向的设定信号（ＦＷ，ＲＶ）而进行传输控制的多个串联连接的单位寄存器（移位寄存器（１））；和可对应于设定信号，从３个以上的时钟信号，选择至少１个时钟信号的选择电路（开关阵列（３０）），按照通过对应于每个单位寄存器由选择电路选择的１个时钟信号，使单位寄存器成为复位状态的方式构成。
【技术实现步骤摘要】
本专利技术涉及双向移位寄存器，以及采用它的显示装置，特别是涉及适用于扫描电路的双向移位寄存器，与采用它的显示装置。
技术介绍
对于以液晶显示装置为代表的平面显示装置，由于厚度小，重量轻，并且耗电量低，故其广泛地用作各种设备的显示装置。最近，为了进一步减小厚度，减轻重量，降低成本，确立了与过去的非晶硅薄膜晶体管相比较，采用电子移动度高的低温多晶硅薄膜晶体管，构成驱动电路，在玻璃基板上成一体地形成该驱动电路的技术。另外，近年的液晶显示装置的高分辨率的要求日益增加。由于分辨率提高， 一次显示的信息量增加，故有助于液晶显示装置的附件价值的提高。另外，可通过使显示装置与双向扫描相对应，对应于液晶显示装置的朝向，改变所显示的影像的朝向。于是，人们希望实现具有高分辨率的显示区域，和双向扫描电路的高附加价值的液晶显示装置。在专利文献l， 2中公开实现这样的液晶显示装置的技术。图28为专利文献1所述的平面显示装置的概略图。在图28中，在该平面显示装置中，在阵列基板101上设置扫描线驱动电路102，信号线驱动电路103，与多个(mxn)的开关元件110。扫描线Gl Gn为用于将扫描线驱动电路102的输出作为开关元件110的控制信号而传输的布线。另外，信号线Sl Sm为用于将来自信号线驱动电路103的输出传输给开关元件110的源极/漏极的布线。在以上的液晶显示装置中，扫描线驱动电路102，信号线驱动电路103中的至少一者采用双向移位寄存器。双向移位寄存器由多个串联的单位寄存器构成，具有通过3相的移位时钟信号，沿正向或反向移位的功能。图29为专利文献1中记载的构成双向移位寄存器的单位寄存器的电路图。在图29中，单位寄存器包括时钟端子C1， C2， C3，正向脉冲输入端子INP，反向脉冲输入端子INN，输出端子OUT，移位方向控制信号P，和N，由trl trl7的晶体管构成。由具有时钟端子Cl和输出端子OUT之间的导电路径的晶体管trl，与具有电源电极VDD和输出端子OUT之间的导电路径的晶体管tr2，构成输出电路。另外，具有下述的输入电路，该输入电路包括具有正向脉冲输入端子INP与晶体管td的控制电极之间的导电路径的晶体管tr3;具有反向脉冲输入端子INN和晶体管trl的控制电极之间的导电路径的晶体管tr4;具有电源电极VDD和晶体管tr2的控制电极之间的导电路径的晶体管tr5，在正向脉冲移位时，使晶体管tr3和晶体管trl之间导通，并且使正向脉冲输入端子INP和晶体管tr5的控制电极之间导通，在反向脉冲移位时，使晶体管tr4和晶体管trl之间导通，并且使反向脉冲输入端子INN和晶体管tr5的控制电极之间导通。另外，具有下述的复位电路，该复位电路包括具有时钟端子C2和晶体管tr2的控制电极之间的导电路径的晶体管tr6;具有时钟端子C3和晶体管tr2的控制电极之间的导电路径的晶体管tr7;具有电源电极VDD和晶体管trl的控制电极之间的导电路径的晶体管tr8，在正向脉冲移位时，使晶体管tr6和晶体管tr2的控制电极以及晶体管tr8的控制电极之间导通，在反向脉冲移位时，使晶体管tr7和晶体管tr2的控制电极以及晶体管tr8的控制电极之间导通。此外，具有翻转防止电路，在该电路中，在于晶体管trl导通，晶体管tr2截止的状态，输入到时钟端子Cl中的时钟信号的电压电平翻转的场合，防止晶体管tr2的控制电极的电压电平翻转的情况。再有，在输入电路中，包括具有晶体管tr3和晶体管trl的控制电极之间的导电路径的晶体管trll;具有晶体管tr4和晶体管trl之间的导电路径的晶体管trl2;具有正向脉冲输入端子INP和晶体管tr5之间的导电路径的晶体管td3;具有反向脉冲输入端子INN和晶体管tr5之间的导电路径的晶体管tr14，在正向脉冲移位时，使晶体管trll和trl3导通，在反向脉冲移位时，使晶体管trl2和晶体管trl4导通。另外，复位电路包括具有晶体管tr6和晶体管tr2以及晶体管tr8之间的导电路径的晶体管trl5;具有晶体管tr7和晶体管tr2以及晶体管tr8之间的导电路径的晶体管td6，在正向脉冲移位时使晶体管td5导通，在反向脉冲移位时使晶体管tr16导通。此外，翻转防止电路包括具有电源电极VDD和晶体管tr2的控制电极之间的导电路径与晶体管trl的向控制电极的导电路径的晶体管tr9;具有晶体管tr9和晶体管tr2之间的导电路径与向时钟端子Cl的导电路径的晶体管trl(K按照这样的由单位寄存器构成的双向移位寄存器，可防止在正向脉冲移位时和反向脉冲移位时，产生输出信号的偏差。下面对在专利文献2中公开的双向移位寄存器的结构进行说明。图30为专利文献2的包括级联级的移位寄存器的方框图。在图30中，形成输出OUTn按照纵向列而设置的双向扫描电路的结构。各移位寄存器级212通过从时钟发生器201输出的3相的时钟信号C1， C2， C3中的任意者驱动。通过切换时钟信号C1， C2， C3，移位寄存器的移位方向从下向上，或从上向下控制。图31为图30的移位寄存器所采用的移位寄存器级(单位寄存器)212的电路图。移位寄存器212包括NMOS晶体管216， 217， 218， 218a， 219，220， 220a， 221， 221a， 225， 225a。在NMOS晶体管216中，栅极与节点P1连接，将时钟信号C1 (C3)供给漏极，使源极为输出OUTn。在NMOS晶体管217中，栅极与节点P2连接，使漏极为输出OUTn，源极与电源VSSI连接。NMOS晶体管216,217构成输出电路，按照节点P1， P2的电压电平，使OUTn是有源的。NMOS晶体管218， 218a的每个成二极管连接，相邻的移位寄存器级的输出OUTn—1， OUTn+l与漏极连接，将源极与节点Pl共用连接。NMOS晶体管218， 218a构成来自相邻的移位寄存器级的输入电路。在NMOS晶体管219中，栅极与节点P2连接，漏极与节点P1连接，源极与电源VSSI连接，在节点P2为高电平时，节点P1为低电平。在NMOS晶体管220， 220a的每个中，漏极与电源VDD共用连接，移位寄存器级的输出OUTn+2， OUTn—2与栅极连接，源极与节点P2共用连接。NMOS晶体管220， 220a相当于复位电路。在NMOS晶体管221， 221a的每个中，漏极与节点P2共用连接，移 位寄存器级的输出OUTn—l， OUTn+l与栅极连接，源极与电源VSS共 用连接。NMOS晶体管221， 221a构成来自相邻的移位寄存器级的输入电 路。在NMOS晶体管225， 225a的每个中，漏极与节点Pl共用连接，移 位寄存器级的输出OUTn+2， OUTn—2与栅极连接，源极与电源VDDI 共用连接。NMOS晶体管225， 225a相当于复位电路。以上这样的结构的移位寄存器级212将一个相邻的移位寄存器级的输 出OUTn—1，OUTn+l中的任意者通过时钟信号Cl (C3)，从输出OUTn， 输出给另一相邻的移位寄存器级。另外，通过2个离开的移位寄存器级的 输出OUTn+2， OUTn—2，使输出OUTn处于复位状态。将这样的移位寄存器级212串联连接的移位寄存器不必要求专利文本文档来自技高网...
【技术保护点】
一种双向移位寄存器，包括： 多个串联连接的单位寄存器，其通过相位各不相同的３个以上的时钟信号的任意一个和确定移位方向的设定信号来进行传输控制；和 选择电路，其可对应于上述设定信号，从上述３个以上的时钟信号中，选择至少１个时钟信号 ； 该双向移位寄存器构成为由对应于每个上述单位寄存器、由上述选择电路选择的１个时钟信号，使上述单位寄存器处于复位状态。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：下田雅通，音濑智彦，
申请(专利权)人：NEC液晶技术株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。