自对准阻挡层形成方法技术

本发明专利技术涉及一种自对准阻挡层形成方法。本发明专利技术的自对准阻挡层形成过程中，在执行快速热退火工艺前沉积第一自对准阻挡层，在快速热退火工艺后沉积第二自对准阻挡层，从而，使得形成的第一自对准阻挡层和第二自对准阻挡层总自对准阻挡层相较于现有工艺变得疏松了。由此，后续进行刻蚀工艺时能将侧墙的自对准阻挡层完全刻蚀去除，提高MOS晶体管产品的可靠性。

【技术实现步骤摘要】

本专利技术涉及集成电路制造工艺，特别涉及一种。
技术介绍
在半导体制造工艺中，随着器件尺寸的不断减小，金属氧化物半导体 (metal-oxide-semiconductor, M0S)晶体管的制造方法也发生了许多的改进，以制造出体积小而高品质的MOS晶体管。现有的MOS晶体管制造方法是在半导体衬底上形成栅极结构以后，再于栅极结构两侧形成侧墙(spacer)，接着执行离子注入工艺，以在所述侧墙两侧的半导体衬底中形成源极和漏极。为了要将晶体管的栅极、源极和漏极电连接于电路中，需要形成接触插塞(contact plug)来进行导通。通常接触插塞的材质为钨、铜等金属导体，然而所述接触插塞与栅极结构、源极和漏极等多晶硅或单晶硅等材质之间的直接导通并不理想，因此为了改善金属插塞与栅极结构、源极和漏极之间的欧姆接触，通常会在栅极结构、 源极和漏极的表面再形成一金属硅化物。现有的这一金属硅化物通常是钛或者钴的金属硅化物。在半导体制程中，钛或钴硅化物过程是一个自对准的过程，也被称为salicide过程。因为钛或钴可以与硅反应，但是不会与硅氧化物(比如SiO2)、硅氮化物(比如Si3N4)或者是硅氮氧化物(SiON)反应。 因此，钛或钴仅仅会寻找到硅的部分进行反应形成钛或钴硅化物，而对于由硅氧化物(比如SiO2)、硅氮化物(比如Si3N4)或者是硅氮氧化物(SiON)所覆盖的部分，不会进行反应， 就好比钛或钴会自行对准硅的部分。因此钛或钴硅化物过程被称为自对准过程，或者是自对准硅化物过程(salicide)。现有的MOS晶体管制造方法中，有一些器件如栅极结构、源极和漏极需要自对准过程，而有一些器件并不需要这一过程(这些器件也被称为无需自对准的器件)，比如在一些电路中就不需要自对准过程。因此，在进行自对准过程形成钛或钴硅化物以前，就需要使用上面提到的钛或钴的特性，利用不会与钛或钴反应的材料将无需自对准的器件覆盖起来。这种用于覆盖那些无需自对准的器件的材料称为自对准阻挡层(salicide block layer, SBL)。上述提到的硅氧化物(比如SiO2)、硅氮化物(比如Si3N4)或者是硅氮氧化物(SiON)均可作为自对准阻挡层，而现有的工艺中，通常利用富硅氧化物(silicon rich oxide, SR0)作为自对准阻挡层。此外，在现有的MOS晶体管制造工艺中，自对准阻挡层除了能保护那些器件免于自对准过程之外，还能在对半导体衬底执行离子注入步骤，以在侧墙两侧的半导体衬底中形成源极和漏极之后，执行快速热退火以激活掺杂离子时，防止注入离子如硼离子或者磷离子的扩散。如图1所示，其为现有的的流程示意图。参考图1，现有的自对准阻挡层形成的方法包括首先，执行步骤S10，提供半导体衬底，所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧墙，所述半导体衬底中形成有无需自对准的器件；其次，执行步骤S11，执行离子注入工艺，以在所述侧墙两侧的半导体衬底中形成CN 102543735 A源极和漏极；接着，执行步骤S12，在所述半导体衬底、栅极结构以及侧墙表面形成自对准阻挡层；然后，执行步骤S13，执行快速热退火工艺；执行步骤S14，在无需自对准的器件上方的自对准阻挡层表面形成掩膜层；之后，执行步骤S15，刻蚀自对准阻挡层。接下去，便可进行后续的自对准过程以于栅极结构、源极和漏极的表面形成钛或钴硅化物。再接着，沉积层间绝缘膜(inter layer dielectric, ILD)，以隔离形成于半导体衬底上的各栅极、源极和漏极。具体如图2所示，其为现有的执行后半导体器件的剖面示意图。请参考图2，在半导体衬底1上形成有栅极结构2、位于所述栅极结构2两侧的侧墙 3、在所述侧墙3两侧的半导体衬底1中的源极4和漏极5，以及用于覆盖无需自对准的器件 (图2中未示出)的自对准阻挡层6"和覆盖在其上的掩膜层7，并且，在侧墙3上仍残留有剩余的自对准阻挡层6'。一般来说，该剩余的自对准阻挡层6'的厚度约为100 200 埃，在侧墙3上仍残留有剩余的自对准阻挡层6'的原因在于，自对准阻挡层在经过快速热退火工艺后变得致密，导致刻蚀工艺的刻蚀速率变慢，不容易被全部刻蚀掉，因此经过刻蚀工艺后，在侧墙3上仍残留有剩余的自对准阻挡层6'。由于在经过刻蚀工艺后，侧墙3上仍残留有剩余的自对准阻挡层6'，从而造成后续层间绝缘膜沉积时，在侧墙处留有空隙，导致接触桥(contact bridge)缺陷的产生。为了克服接触桥缺陷，在自对准阻挡层形成工艺中，必须使得经过干刻蚀自对准阻挡层工艺后， 侧墙上不再残留有自对准阻挡层。
技术实现思路
本专利技术的目的在于提供一种，以解决现有的中，经过刻蚀工艺后侧墙上仍残留有自对准阻挡层的问题。为解决上述技术问题，本专利技术提供一种，包括提供半导体衬底，所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的侧墙，所述半导体衬底中形成有无需自对准的器件；执行离子注入工艺，以在所述侧墙两侧的半导体衬底中形成源极和漏极；在所述半导体衬底、栅极结构以及侧墙表面形成第一自对准阻挡层；执行快速热退火工艺；在所述第一自对准阻挡层表面形成第二自对准阻挡层；在无需自对准的器件上方的第二自对准阻挡层表面形成掩膜层；刻蚀第一自对准阻挡层和第二自对准阻挡层。可选的，刻蚀第一自对准阻挡层和第二自对准阻挡层的步骤包括先执行干法刻蚀工艺，再执行湿法刻蚀工艺。可选的，所述干法刻蚀工艺去除所述侧墙上部分厚度的第二自对准阻挡层，所述湿法刻蚀工艺去除所述侧墙上剩余的第二自对准阻挡层和第一自对准阻挡层。可选的，所述第一自对准阻挡层的厚度为100埃 150埃，所述第二自对准阻挡层的厚度大于200埃。可选的，所述第一自对准阻挡层的厚度为100埃 130埃，所述第二自对准阻挡层的厚度为200埃 250埃。可选的，所述快速热退火工艺的退火温度为200°C 1000°C。可选的，所述快速热退火工艺的退火时间为10秒 60秒。可选的，所述无需自对准的器件为电路结构。可选的，所述自对准阻挡层材料为富硅氧化物。可选的，所述侧墙的材料为硅氧化物。专利技术人经过理论和实践的研究发现，自对准阻挡层在经过快速热退火工艺以后， 将变得更为致密，由此导致后续的刻蚀工艺速度减慢，从而产生经过刻蚀工艺后侧墙上仍残留有剩余的自对准阻挡层的问题。利用本专利技术所提供的，由于变得致密的只有第一自对准阻挡层，因此在MOS晶体管制造过程中，刻蚀第一自对准阻挡层和第二自对准阻挡层的速度将加快，从而经过刻蚀工艺后侧墙上不再残留有自对准阻挡层。由此，在MOS晶体管的后续制造过程形成层间绝缘膜时，将不会产生接触桥缺陷，从而提高了产品可靠性。附图说明图1是现有的的流程示意图；图2是利用现有的执行后半导体器件的剖面示意图；图3是本专利技术实施例的的流程示意图；图如 4f是本专利技术实施例的执行中半导体器件的剖面示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。本专利技术的核心思想在于，在制作MOS晶体管过程中，在执行快速热退火工艺之前， 沉积第一自对准阻挡层，以防止执行快速热退火工艺时，源极和漏极的注入离子如硼离子或者磷离子扩散。在进行快速热退火激活掺杂离子后本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周俊，陈薇宇，李绍彬，李赟，
申请(专利权)人：武汉新芯集成电路制造有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：