高压VDMOS器件结构及其制造方法技术

本发明专利技术提出的高压VDMOS器件结构在原有的VDMOS器件上增加栅极电阻，从而增强VDMOS器件的栅极抗电流冲击能力，大大增加对VDMOS器件栅极的保护，该器件结构简单，简化设计复杂度。同时本发明专利技术提出的高压VDMOS器件的制造方法可以在原有的工艺基础上实现，不需要改动工艺，制造简单。

【技术实现步骤摘要】

本专利技术涉及半导体器件结构和制造方法，尤其涉及高压VDMOS器件结构及其制造方法。
技术介绍
高压VDMOS器件作为功率半导体器件，由若干VDMOS管(即VDMOS元胞)相互并联组成，其等效电路图如图I所示，图中的M1、M1、M3、M4、……、Mn分别代表各并联的VDMOS 元胞；rll、rl2、rl3、rl4、……、rln分别代表各并联VDMOS元胞对应的等效栅极电阻；C1、 C2、C3、C4、……、Cn分别代表各并联VDMOS元胞对应的等效栅极电容。一般高压VDMOS的栅极压点(G-PAD)结构示意图如图2所示，其中氧化层上的铝层作为栅极压点；通常栅极氧化层上不会有多晶硅层。高压VDMOS器件的各VDMOS元胞同栅极压点(G-PAD)的一种连接方式如图3 (a) 所示，各VDMOS元胞的栅极采用多晶硅(G-POLY)，图中的各条多晶硅本身并不直接相连，而是分别在栅极多晶硅两端都打有一定大小的接触孔，多晶硅通过接触孔与上面的铝条相连接，而铝条的两端则同图2所示的栅极压点(G-PAD)相连，这样，当栅极信号到达器件的栅极压点(G-PAD)后，就通过铝条将信号传导到每一个VDMOS元胞的栅极。高压VDMOS器件的各VDMOS元胞同栅极压点(G-PAD)的另外一种连接方式如图 3 (b)所示，各VDMOS元胞的栅极通过多晶硅相连，在多晶硅上沿着铝条走线方向打有一条接触孔，再通过铝条将多晶硅与VDMOS器件的栅极压点(G-PAD)连接在一起。为提高高压VDMOS器件的开关速度，通常都会把VDMOS元胞栅极上串联电阻(如图I中的电阻rll，rl2，rl3，rl4……)设计得非常小，当栅极在较大的电流冲击下，如将高压VDMOS器件应用于HID灯，高压VDMOS器件很容易失效。为增强高压VDMOS器件的栅极抗电流冲击能力，通常的做法是增大VDMOS器件的栅极电容，反映在器件物理结构上，即增大高压VDMOS器件的栅极多晶硅的宽度或者改变高压VDMOS器件的栅极氧化层的厚度。对于一定外延浓度的高压VDMOS器件，增大栅极多晶宽度就会导致VDMOS元胞中 P-Body间距变大而引起P-N结耗尽层曲率变大，从而导致器件的耐压下降，为了在增大栅极多晶宽度的同时避免器件耐压的下降，只能减淡外延层的注入浓度或者增大外延层的厚度，然而这样又会引起器件导通电阻变大，降低导通效率。所以如果采用增大栅极多晶宽度来增大栅极电容就存在着耐压与导通电阻之间的矛盾，从而增加了工艺和设计上的复杂性。如果通过调整高压VDMOS器件的栅极氧化层厚度增大高压VDMOS器件的栅极电容，高压VDMOS器件的阈值电压就会发生变化，因此需要通过改变器件中P-Body的杂质注入条件来调整阈值电压，但同时也会导致高压VDMOS器件其它电参数发生变化，带来很多不确定性，从而增加了工艺和设计复杂性。
技术实现思路
本专利技术旨在解决现有技术的不足，提供闻压VDMOS结构，该结构在原有的闻压 VDMOS器件上增大栅极电阻，从而增强高压VDMOS器件的栅极抗电流冲击能力，该器件结构简单，简化设计复杂度。同时本专利技术还提供了高压VDMOS器件制造方法，该方法在VDMOS器件内部增加栅极电阻，可以在原有的工艺基础上实现，而不需要改动工艺，制造方法简单。第一种高压VDMOS器件结构，包括栅极压点与各VDMOS元胞其中，所述栅极压点依次包括外延层、P型掺杂层、绝缘氧化层、多晶硅层、铝层。其中多晶硅两端连接铝，一端的铝作为栅极压点，另一端的铝则与所述各VDMOS元胞中的栅极相连接。如上所述高压VDMOS器件的等效电路图相当于在所有VDMOS元胞的栅极前面加上一个总电阻Rg，通过该总电阻Rg使得VDMOS元胞的栅极受到大的浪涌电流冲击时，能够靠总电阻Rg降低电流的峰值，避免了 VDMOS元胞中栅氧化层受到大电流冲击，有效地起到限流保护作用。第一种高压VDMOS器件的制作方法，包括如下步骤(I)在外延层上，用光刻胶打开注入窗口，注入P型掺杂层；(2)在P型掺杂层上生长一定厚度的绝缘氧化层；(3)对有源区进行刻蚀，离子注入，褪火；(4)在有源区上完成栅极氧化层的生长；(5)在绝缘氧化层和有源区的栅氧上进行多晶硅淀积；(6)对绝缘氧化层上的多晶硅和有源区的栅氧上的多晶硅进行刻蚀，在绝缘氧化层上的多晶硅被刻蚀后的图形为一块具有一定长宽比的图形，作为一个多晶硅电阻Rg，而有源区内保留的多晶硅作为VDMOS元胞的栅极；(7)在有源区内进行N型及P型杂质注入；(8)对绝缘氧化层上刻蚀后的多晶硅两端进行接触孔的刻蚀，；对有源区内各条多晶硅端头进行栅极接触孔的刻蚀，同时对各条栅极多晶硅之间的区域进行接触孔的刻蚀， 作为各个VDMOS元胞的源极接触孔；(9)在绝缘氧化层和有源区上淀积铝层；(10)对在绝缘氧化层和有源区上的铝层进行刻蚀。在上述第(5)和第(6)步骤中，绝缘氧化层上的多晶硅的淀积和刻蚀工艺分别与有源区内的多晶硅层的淀积和刻蚀同实时进行，也就是说，用这种方法形成一个栅极多晶硅总电阻Rg不需要额外的工艺步骤。上述方法是通过在栅极压点处增加一个多晶硅电阻，作为连接在所有VDMOS元胞栅极之前的总电阻Rg。该总电阻Rg位于栅极压点与所有VDMOS元胞栅极之间，当栅极压点处受到大的浪涌电流冲击时，此总电阻Rg能够有效降低电流的峰值，避免了 VDMOS元胞中栅氧化层受到大电流冲击，有效地起到限流保护作用。第二种高压VDMOS器件结构，包括栅极压点、各VDMOS元胞、具有一定长宽比的各多晶硅电阻r2n，所述每个具有一定长宽比的多晶硅电阻r2n，η = 1,2,3,……，分别代表第η个VDMOS元胞，其一端连接于对应的VDMOS元胞中的栅极，另一端则通过接触孔由铝条连接所述栅极压点。所述的多晶硅电阻r2n设计为S型排布，这样可以在相同的面积和设计规则下，能够得到更大的电阻长宽比，从而得到更大的栅极电阻。采用第二种高压VDMOS器件结构设计后，当栅极信号到达栅极压点后，经过铝条传导到各VDMOS元胞栅极之前，先通过这个多晶硅电阻r2n，再传导到各VDMOS元胞中的栅极。第二种高压VDMOS器件结构相当于在传统的高压VDMOS器件中的每个VDMOS元胞的栅极都串联上了一个多晶硅电阻r2n(n= 1,2,3,……，分别代表第η个VDMOS元胞)。 这样在VDMOS元胞的栅极受到较大的浪涌电流冲击时，多晶硅电阻r2n能够降低电流的峰值，有效抵御大电流对VDMOS元胞的栅极氧化层的冲击，提高器件工作的稳定性。第二种高压VDMOS器件的制作方法包括如下步骤(I)在外延层上注入P型掺杂层；(2)在P型掺杂层上生长一层一定厚度的绝缘氧化层；(3)对有源区进行刻蚀，离子注入，褪火；(4)在有源区上完成栅氧生长；(5)在绝缘氧化层和有源区的栅氧上进行多晶硅淀积；(6)对绝缘氧化层上的多晶硅和有源区的栅氧上的多晶硅进行刻蚀，刻蚀后在绝缘氧化层上的多晶硅已经全部被刻蚀，而有源区内保留的多晶硅，部分作为VDMOS元胞的栅极，部分作为所述多晶硅电阻r2n ；(7)在有源区内进行N型及P型杂质注入；(8)对有源区内各条多晶硅端头进行栅极接触孔的刻蚀；同时对各条多晶硅栅之间的区域进行接触孔的刻蚀，作为各个VDMOS元胞的源极接触孔本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：张邵华，李敏，张凤爽，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：