本发明专利技术通过两步侧墙刻蚀法改善PMOS器件的性能，通过在PMOS源漏区implant后加一步spacer蚀刻，使NMOS，PMOS在各自的源漏区implant前拥有不同的spacer尺寸，PMOS较大的spacer尺寸有助于改善PMOS的器件性能。而且加的一步spacer蚀刻，使NMOS的spacer尺寸和原工艺一样，在不影响NMOS和后续制程的同时改善PMOS的器件性能。
【技术实现步骤摘要】
本专利技术涉及了一种半导体制造工艺，尤其涉及一种通过两步侧墙刻蚀法改善PMOS 器件性能的方法。
技术介绍
目前的逻辑工艺中，因为要考虑对到salicide的形成和ILD填充的影响，侧墙的尺寸不能做得太大，并且NMOS和PMOS在源漏区离子注入(implant)前拥有相同的侧墙(spacer)尺寸。但是对于PM0S，因为硼原子质量小，扩散很快，器件的性能容易受到 spacer尺寸的影响。对于NM0S，由于磷原子的原子质量较大，不容易受到spacer尺寸的影响。所以怎样使PMOS在源漏区implant前拥有较大的spacer尺寸，而又不影响到匪OS和后续的工艺是本专利的专利技术点。
技术实现思路
本专利技术公开了一种通过两步侧墙刻蚀法改善PMOS器件性能的方法，用以不影响 NMOS和后续制程的同时改善PMOS的器件性能。本专利技术的上述目的是通过以下技术方案实现的一种通过两步侧墙刻蚀法改善PMOS器件性能的方法，在一硅基板上形成至少一第一晶体管区域、至少一第二晶体管区域，在第一晶体管区域上形成有第一栅极，在第二晶体管区域上形成有第二栅极，其中，包括以下工艺步骤在硅基板上淀积一层侧壁层，使侧壁层将第一晶体管区域、第二晶体管区域及第一栅极、第二栅极全部覆盖；刻蚀去除部分侧壁层，仅保留覆盖在第一栅极侧壁及第二栅极侧壁的部分侧壁层作第一栅极侧墙和第二栅极侧墙；在硅基板上旋涂光刻胶，将第一晶体管区域、第二晶体管区域及第一栅极、第二栅极全部覆盖；将进行光刻，去除覆盖在第一晶体管区域的光刻胶； 对第一晶体管区域进行第一离子注入，形成第一晶体管；对第一栅极侧壁的第一栅极侧墙，对第二栅极侧壁的第二栅极侧墙进行刻蚀，以使第一栅极侧墙以及第二栅极侧墙的厚度变薄；再次旋涂光刻胶，将第一晶体管区域、第二晶体管区域及第一栅极、第二栅极全部覆盖；再次进行光刻，去除覆盖在第二晶体管区域的光刻胶； 对第二晶体管区域进行第二离子注入，形成第二晶体管；如上所述的通过两步侧墙刻蚀法改善PMOS器件性能的方法，其中，第一晶体管为PMOS 管，第二晶体管为NMOS管。如上所述的通过两步侧墙刻蚀法改善PMOS器件性能的方法，其中，第一离子为B离子，第二离子主要为P离子。如上所述的通过两步侧墙刻蚀法改善PMOS器件性能的方法，其中，形成第一晶体管后还包括将第一次旋涂的光刻胶去除。如上所述的通过两步侧墙刻蚀法改善PMOS器件性能的方法，其中，形成第二晶体管后还包括将第二次旋涂的光刻胶去除。综上所述，本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法通过在PMOS源漏区implant后加一步spacer蚀刻，使NMOS，PMOS在各自的源漏区implant前拥有不同的spacer尺寸，PMOS较大的spacer尺寸有助于改善PMOS的器件性能。而且加的一步 spacer蚀刻，使NMOS的spacer尺寸和原工艺一样，在不影响NMOS和后续制程的同时改善 PMOS的器件性能。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。图1是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法的刻蚀形成栅极侧墙后的示意图2是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法进行第一离子注入后的示意图3是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法对栅极侧墙进行刻蚀后的示意图4是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法进行第二离子注入后的示意图5是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法最终完成后的示意图。 具体实施例方式下面结合附图对本专利技术的具体实施方式作进一步的说明一种通过两步侧墙刻蚀法改善PMOS器件性能的方法，在一硅基板10上形成至少一第一晶体管区域、至少一第二晶体管区域，在第一晶体管区域上形成有第一栅极201，在第二晶体管区域上形成有第二栅极202，其中，包括以下工艺步骤在硅基板10上淀积一层侧壁层，使侧壁层将第一晶体管区域、第二晶体管区域及第一栅极201、第二栅极202全部覆盖；图1是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法的刻蚀形成栅极侧墙后的示意图，请参见图1，刻蚀去除部分侧壁层，仅保留覆盖在第一栅极201侧壁及第二栅极 202侧壁的部分侧壁层作第一栅极侧墙301和第一栅极侧墙302 ；在硅基板10上旋涂光刻胶，将第一晶体管区域、第二晶体管区域及第一栅极201、第二栅极202全部覆盖；将进行光刻，去除覆盖在第一晶体管区域的光刻胶，第二晶体管区域仍然被覆盖； 图2是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法进行第一离子注入后的示意图，请参见图2，对第一晶体管区域进行第一离子注入，形成第一晶体管101 ； 本专利技术中的第一晶体管101可以为PMOS管，则第一离子为B离子。进一步的，形成第一晶体管101后还包括将第一次旋涂的光刻胶去除。图3是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法对栅极侧墙进行刻蚀后的示意图，请参见图3，对第一栅极201侧壁的第一栅极侧墙301，对第二栅极202侧壁的第一栅极侧墙302进行刻蚀，以使第一栅极侧墙301以及第一栅极侧墙302的厚度变薄，进而使得在后续的离子注入工艺中，第一晶体管101与第二晶体管102的离子注入宽度不同；再次旋涂光刻胶，将第一晶体管区域、第二晶体管区域及第一栅极201、第二栅极202 全部覆盖；再次进行光刻，去除覆盖在第二晶体管区域的光刻胶；图4是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法进行第二离子注入后的示意图，请参见图4，对第二晶体管区域进行第二离子注入，形成第二晶体管102 ； 本专利技术中的第二晶体管102可以为NMOS管，第二离子主要为P离子。进一步的，图5是本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法最终完成后的示意图，请参见图5，形成第二晶体管102后还包括将第二次旋涂的光刻胶去除。综上所述，由于采用了上述技术方案，本专利技术通过两步侧墙刻蚀法改善PMOS器件性能的方法通过在PMOS源漏区implant后加一步spacer蚀刻，使NMOS，PMOS在各自的源漏区implant前拥有不同的spacer尺寸，PMOS较大的spacer尺寸有助于改善PMOS 的器件性能。而且加的一步spacer蚀刻，使NMOS的spacer尺寸和原工艺一样，在不影响 NMOS和后续制程的同时改善PMOS的器件性能。本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本专利技术的实质内容，在此不予赘述。以上对本专利技术的较佳实施例进行了描述。需要理解的是，本专利技术并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本专利技术技术方案范围情况下，都可利用上述揭示的方法和
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本专利技术的实质内容。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：毛刚，刘格致，黄晓橹，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。