NMOS晶体管及其形成方法技术

本发明专利技术提供了一种NMOS晶体管形成方法及NMOS晶体管，所述形成方法包括步骤：提供半导体结构，其包括衬底，位于衬底上的栅极结构；在栅极结构两侧的衬底中形成凹陷；利用半导体材料填充所述凹陷，形成半导体材料层，在形成所述半导体材料层的过程中向所述衬底及所述半导体材料层掺杂D离子；在所述栅极结构两侧形成源极区和漏极区，所述半导体材料层部分或者全部位于所述源极区和漏极区内，本发明专利技术减小NMOS晶体管的漏电流。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种NMOS晶体管及其形成方法。
技术介绍
在现有的NMOS晶体管的制造技术中，通常首先在半导体衬底上形成栅氧层，在栅氧层上形成栅导电层(通常叫栅电极层)，然后通过刻蚀栅导电层和栅氧层形成栅极，接着在栅极两侧的衬底中通过离子注入形成源极区和漏极区，从而形成NMOS晶体管。给NMOS 晶体管的栅极施加电压后，会在源极区和漏极区之间形成导电沟道，再在源极区和漏极区之间形成电势差，源极区和漏极区之间就会形成电流。其中，所述栅氧层可以起到绝缘隔离的作用，防止栅极和源极区、栅极和漏极区之间形成漏电流。随着半导体制造技术的飞速发展，半导体晶片朝向高集成度方向发展，NMOS晶体管的栅临界尺寸逐渐缩小，例如临界尺寸缩小到了 65nm或者45nm。为了提高器件的性能， 通常栅氧层的厚度很薄，例如20埃，因此衬底内的载流子比如电子就可能会在栅极电压和源极区电压差的作用下或者栅极电压和漏极区电压差的作用下通过栅氧层进入栅电极，从而在源极区和栅极、以及漏极区和栅极之间产生漏电流。为了解决上述漏电流的问题，传统技术中会在NMOS管的制造过程中向衬底掺杂 H(氢)离子，这样氢离子可以和硅原子结合，从而防止硅的电子逃走，但是由于Si-H键不够稳定，在实验中发现漏电流仍然较大，专利号为5972765的美国专利中公开了一种改进方案，通过将掺杂的H离子替换为D (氘)离子来进一步防止在源极区和栅极、以及漏极区和栅极之间产生漏电流的问题，由于Si-D键比Si-H键更稳定，因此可以更好的防止硅的电子逃走。但是现有的方法通常在形成NMOS晶体管之后掺杂D离子，D离子的掺杂效果不是很好，因此还可能存在漏电流的问题。
技术实现思路
本专利技术解决的问题是提供一种NMOS晶体管及其形成方法，减小了栅极和源极区， 栅极和漏极区之间的漏电流。为了解决上述问题，本专利技术提供了一种NMOS晶体管形成方法，包括步骤提供半导体结构，其包括衬底，位于衬底上的栅极结构；在栅极结构两侧的衬底中形成凹陷；利用半导体材料填充所述凹陷，形成半导体材料层，在形成所述半导体材料层的过程中向所述衬底及所述半导体材料层掺杂D离子；在所述栅极结构两侧形成源极区和漏极区，所述半导体材料层部分或者全部位于所述源极区和漏极区内。可选的，所述半导体材料层为SiC层。可选的，所述凹陷的深度小于源极区和漏极区的深度，所述凹陷的宽度大于源极区和漏极区的宽度。可选的，所述在栅极结构两侧的衬底中形成凹陷的步骤包括形成覆盖栅极结构和衬底的绝缘层；刻蚀所述覆盖有绝缘层的栅极结构和衬底。可选的，在所述形成半导体材料层的步骤之后，和形成源极区和漏极区步骤之前还包括去除栅极结构两侧的绝缘层。可选的，所述栅极结构还包括位于栅极顶部的薄膜介电层。可选的，所述半导体材料层为SiC层，所述利用半导体材料填充所述凹陷，形成半导体材料层，在形成所述半导体材料层的过程中向所述衬底及所述半导体材料层掺杂D离子的步骤包括将所述半导体结构放置在腔室中；在所述腔室中去除所述凹陷表面的氧化物；向腔室中通入D2;在具有D2的腔室中外延生长SiC层。可选的，形成SiC层的工艺参数为通入SiH2CL2的流量为30sccm 300sccm， SiH3CH3或C2H4的流量为5sccm 500sccm, HCL的流量为50sccm 200sccm, D2的流量为 Islm 50slm，温度550摄氏度 800摄氏度，腔室压力5Torr 20Torr。可选的，形成SiC层的工艺参数为通入SiH4W流量为30sccm 300sccm，SiH3CH3 或C2H4的流量为5sccm 500sccm, HCL的流量为50sccm 200sccm, D2的流量为Islm 50slm，温度550摄氏度 800摄氏度，腔室压力5Torr 20Torr。另外还提供了一种利用上述的NMOS晶体管形成方法形成的NMOS晶体管。与现有技术相比，本专利技术主要具有以下优点通过在将形成源极区和漏极区对应的半导体衬底中形成凹陷，从而向具有凹陷的衬底内掺杂D离子，这样使得D离子向源极区和漏极区之间的沟道区掺杂的深度和均勻度更好，并且本专利技术进一步的在源极区和漏极区形成SiC层的同时掺杂D离子，既节省了工艺步骤，又提高了 NMOS晶体管的载流子迁移率。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术的NMOS晶体管形成方法的流程图；图2至图5为本专利技术的NMOS晶体管形成方法一实施例的示意图。具体实施例方式由
技术介绍
可知，现有技术中，为了防止在NMOS管的沟道区产生漏电流，因此会向衬底内掺杂H离子，这样H离子可以和硅原子结合，从而防止硅的电子逃走，但是由于 Si-H键不够稳定，因此还会存在漏电流的问题。因此随着技术的发展人们又进一步的研究出利用D离子代替H离子的方法，但是现有的掺杂D离子的方法对于D离子的掺杂效果不好。本专利技术的专利技术人经过大量的实验研究得到了一种NMOS晶体管形成方法，通过在将形成源极区和漏极区对应的半导体衬底中形成凹陷，从而向具有凹陷的衬底内掺杂D离子，这样使得D离子向源极区和漏极区之间的沟道区掺杂的深度和均勻度更好，并且本专利技术进一步的在源极区和漏极区形成SiC层的同时掺杂D离子，既节省了工艺步骤，又提高了 NMOS晶体管的载流子迁移率。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实现方式做详细的说明。本专利技术利用示意图进行详细描述，在详述本专利技术实施例时， 为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1为本专利技术的NMOS晶体管形成方法的流程图。如图1所示，本专利技术的NMOS晶体管形成方法包括下列步骤S101，提供半导体结构，其包括衬底，位于衬底上的栅极结构；S103，在栅极结构两侧的衬底中形成凹陷；S107，利用半导体材料填充所述凹陷，形成半导体材料层，在形成所述半导体材料层的过程中向所述衬底及所述半导体材料层掺杂D离子；S109，在所述栅极结构两侧形成源极区和漏极区，所述半导体材料层部分或者全部位于所述源极区和漏极区内。图2至图5为本专利技术的NMOS晶体管形成方法一实施例的示意图。下面结合图1 至图5对本专利技术的NMOS晶体管形成方法一实施例进行详细说明。首先，执行步骤S101，参考图2，提供所述半导体结构201。所述半导体结构201包括形成NMOS晶体管的第一区域A和NMOS晶体管以外的第二区域B，例如第二区域B可以形成PMOS晶体管。所述半导体结构201包括衬底203和位于衬底203上的栅极结构205。 所述衬底203可以是单晶硅、多晶硅或非晶硅；所述衬底203也可以是硅、锗、砷化镓或硅锗化合物；该衬底203还可以具有外延层或绝缘层上硅结构；所述衬底203还可以是其它半导体材料，这里不再一一列举。所述栅极结构205包括在衬底203上形成的栅氧层207、栅氧层207上的栅电极 209和位于栅电极20本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：何有丰，胡亚兰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：