一种阵列基板、液晶面板及显示设备制造技术

本实用新型专利技术提供一种阵列基板、液晶面板及显示设备，所述阵列基板包括栅线，其中，在阵列基板的周边电路区域的最上层设置有测试接头，所述测试接头通过导电通孔与所述栅线电连接。本实用新型专利技术提供的阵列基板上包括测试接头，当需要测试阵列基板中栅极的电阻值，可以将电阻测试仪上的探针直接与测试接头连接进行测量以得到栅极的电阻值，不需要在阵列基板的周边电路区域上再制备焊盘，从而可以节省阵列基板的空间，充分利用阵列基板的面积，提高阵列基板的集成度和分辨率，同时可提高工艺生产的稳定性和可靠性，提高生产效率并节省成本。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及阵列基板的
，具体地，涉及一种阵列基板、液晶面板及显示设备。
技术介绍
随着液晶显示技术的不断发展，市场上越来越需求高分辨率和小尺寸的液晶面板，液晶面板通常包括阵列基板、彩膜基板和位于二者之间的液晶层。在阵列基板的生产中，需要在阵列基板出货之前对阵列基板进行电阻、电压等电学参数的测试，以确保阵列基板的良率。图1为现有技术中阵列基板的俯视图。如图1所述，阵列基板通常包括阵列区域 10和周边电路区域20，其中，阵列基板的阵列区域的基板依次包括栅极、栅绝缘、有源层、 源漏极、保护层和像素电极，而在阵列基板的周边电路区域中包括焊盘O^ad)。现有技术中，利用自动测试仪(Automatic Test Equipment，Α )对阵列基板进行电学参数测试，将自动测试仪上的探针与周边电路区域中的焊盘O^ad)连接，以测试阵列基板中各栅极的电阻、电流或电压等电学参数。由于阵列基板的体积越来越小，如果焊盘面积也相应缩小，导致在测试阵列基板上栅极电阻等电学参数时，自动测试仪上的探针不能充分接触焊盘，导致测量栅极电学参数的误差比较大，如果焊盘面积不随着阵列基板的面积相应缩小，则会影响阵列基板的集成度和分辨率的提高。
技术实现思路
为解决上述问题，本技术提供一种阵列基板、液晶面板及显示设备，用于解决现有技术中，由于阵列基板上设置有焊盘而影响提高阵列基板的集成度和分辨率的问题。为此，本技术提供一种阵列基板，包括栅线，其中，在阵列基板的周边电路区域的最上层设置有测试接头，所述测试接头通过导电通孔与所述栅线电连接。进一步地，所述阵列基板还包括形成在阵列区域的像素电极，所述测试接头与所述像素电极的材料相同。其中，阵列基板的周边电路区域的最上层为保护层；在阵列基板的周边电路区域中的所述栅线和保护层之间依次为栅绝缘层和公共电极线。其中，在阵列基板的周边电路区域的保护层的部分区域上设置有测试接头，即此时测试接头位于保护层之上，也就是说， 在周边电路区域，未设置测试接头时，保护层为最上层，设置测试接头后，测试接头位于最上层。其中，在所述栅绝缘层、公共电极线和保护层中与所述导电通孔相对应的位置为孔状结构。其中，所述公共电极线上的孔状结构的尺寸大于所述导电通孔的尺寸。其中，所述孔状结构为圆形、椭圆形、正方形、长方形或多边形。其中，所述测试接头的材料包括氧化铟锡或氧化锌铟。本技术还提供一种液晶面板，包括阵列基板、彩膜基板以及位于所述阵列基板和彩膜基板之间的液晶，其中，所述阵列基板采用上述的任意一种结构。本技术还提供一种显示设备，其中，包括上述结构的液晶面板。本技术具有下述有益效果本技术提供的阵列基板上包括测试接头，当需要测试阵列基板中栅极的电阻值，可以将电阻测试仪上的探针与测试接头连接进行测量以得到栅极的电阻值，不需要在阵列基板的周边电路区域上再制备焊盘，从而可以节省阵列基板的空间，充分利用阵列基板的面积，提高阵列基板的集成度和分辨率，同时可提高工艺生产的稳定性和可靠性，提高生产效率并节省成本。本技术提供的液晶面板和显示设备也具有上述优点。附图说明图1为现有技术中阵列基板的俯视图；图2为本技术阵列基板实施例周边电路区域的结构示意图；图3为图2中阵列基板上公共电极线的结构示意图。具体实施方式为使本领域的技术人员更好地理解本技术的技术方案，以下结合附图对本技术提供的阵列基板、液晶面板及显示设备进行详细描述。本技术提供一种阵列基板，在阵列基板的周边电路区域的最上层(一般为保护层PVX)上设置有测试接头，该测试接头通过导电过孔与栅线电连接；也就是说，在周边电路区域，未设置测试接头时，保护层为最上层，设置测试接头后，测试接头实际位于最上层。本技术对阵列基板的其他结构(如保护层与栅线之间的各层的设置)不做限定， 只要具有前述结构的阵列基板即可。为了描述方便，列举一具体实施例如下。本技术提供的阵列基板实施例中，在阵列基板的阵列区域包括基板，以及在基板上依次形成的栅极、栅绝缘层、有源层、源漏极、 保护层和像素电极，在此不再赘述。图2为本技术阵列基板实施例周边电路区域的结构示意图，图3为图2中阵列基板上公共电极线的结构示意图。如图2所示，在本实施例阵列基板中，阵列基板的周边电路区域包括基板101，基板101上依次包括栅极102、栅绝缘层103、公共电极线104和保护层105，在阵列基板的周边电路区域，保护层105上制备有测试接头106，测试接头106通过贯穿于栅绝缘层103和保护层105的导电通孔107内的导电材料108与栅极102连接。 导电通孔107仅仅是形成在栅绝缘层103和保护层105上的过孔，本身并不导电，沉积在导电通孔107内的导电材料108导通测试接头106与栅线102。如图3所示，周边电路区域中的公共电极线104上与导电通孔107对应的位置为孔状结构，导电通孔107通过公共电极线104上的孔状结构109来连接栅极102和测试接头106，其中，导电通孔107的尺寸小于公共电极线104上的孔状结构109的尺寸，以避免导电通孔107内沉积的导电材料108与公共电极线104之间发生电连接。当需要测试阵列基板中栅极102的电阻值等电学参数时，可以将电阻测试仪上的探针直接与测试接头106连接，测试接头106通过导电通孔107内的导电材料108仅与栅极102电连接，以准确测量得到栅极102的电阻值等电学参数；而不需要在阵列基板的周边电路区域上制备用于测量栅极102的电学参数所需的焊盘，从而可以节省阵列基板的空间，充分利用阵列基板的面积，同时可以提高阵列基板的集成度和分辨率。在实际应用中，阵列基板周边电路区域上的测试接头106与阵列基板阵列区域上的像素电极可以是由同一层透明导电材料经过构图工艺制备得到，透明导电材料可以是氧化铟锡(ITO)或氧化锌铟(IZO)等，导电通孔107里沉积有连接栅极与测试接头的导电材料108，导电材料可以采用测试接头的材料制备得到，测试接头材料可以为氧化铟锡或氧化锌铟；实际应用中，在沉积像素电极的材料时，此材料也将沉积到导电通孔107，即测试接头106与像素电极的材料相同，且导电材料108与测试接头106为相同材料，并且在一步沉积过程中形成。阵列基板周边电路区域上的公共电极线104与阵列基板阵列区域上的源漏极也可以是由同一层金属经过构图工艺制备得到，制备公共电极线104和源漏极的材料可以为铝、铝钕合金、铝铌合金、钼钕合金或钼；其中，公共电极线104上的孔状结构可以为圆形、 椭圆形、正方形、长方形或多边形。本专利技术还提供一种液晶面板，液晶面板包括阵列基板、彩膜基板和液晶层，液晶层位于阵列基板和彩膜基板之间，其中，阵列基板采用图2所示的结构，在对阵列基板进行电学参数测试时，可以将电阻测试仪上的探针直接与测试接头106连接进行测量以得到栅极 102的电阻值，不需要在阵列基板的周边电路区域上再制备用于测量栅极102的电学参数的焊盘，从而可以节省阵列基板的空间，充分利用阵列基板的面积，同时可以提高阵列基板的集成度和分辨率。本专利技术还提供一种显示设备，包括上述的液晶面板。其中，液晶面板中的阵列基板采用图2所示的结构，由于不需要在阵列基板的周边电路区域上制备用于测本文档来自技高网...

【技术保护点】
１．一种阵列基板，包括栅线，其特征在于，在阵列基板的周边电路区域的最上层设置有测试接头，所述测试接头通过导电通孔与所述栅线电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵利军，
申请(专利权)人：京东方科技集团股份有限公司，
类型：实用新型
国别省市：11