本发明专利技术提供一种改善MOS器件载流子迁移率的方法以及MOS器件制造方法。方法包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层；氮化步骤，用于对器件结构执行分耦式等离子体氮化；通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜之后，执行氮元素注入。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种改善MOS器件载流子迁移率的方法、以及采用了该改善MOS器件载流子迁移率的方法的MOS器件制造方法。
技术介绍
半导体制造行业一直致力于提高MOSFET (金属-氧化层-半导体-场效晶体管， Metal-Oxide-Semiconductor Field-Effect Transistor，以下称为 MOS 器件)载流子迁移率。当前，业界为改善 CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)晶体管载流子的迁移率，通常采用在制程中引入应力工程或采用不同半导体材料沟道，但这些方法大大提高了工艺复杂度。所以，希望能够提供一种能够改善MOS器件载流子迁移率而不会大大提高工艺复杂度的方法。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种不会大大提高工艺复杂度的改善MOS器件载流子迁移率的方法、以及采用了该改善MOS器件载流子迁移率的方法的MOS器件制造方法。根据本专利技术的第一方面，提供了一种改善MOS器件载流子迁移率的方法，其包括 栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层，所述器件区域包括将要制成PMOS器件的区域以及将要制成NMOS器件的区域；氮化步骤，用于对器件结构执行分耦式等离子体氮化；其中，通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离Si02-Si衬底界面；氮化后退火步骤，用于在所述氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离Si02-Si 衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域， 并且在布置了所述掩膜之后，执行氮元素注入。优选地，所述氮元素注入步骤在MOS器件的源漏离子注入过程中执行。优选地，在所述栅极氧化层形成步骤中，根据最后所需栅氧电性厚度目标，通过调节硅基氧化物氧化时间控制氧化层厚度。优选地，在所述氮化后退火步骤中，根据最终PMOS器件中期望的氮元素轮廓分布要求来控制氮化后退火的时间及温度，使得在氮在栅氧中的分布远离Si02-Si衬底界面的情况下满足最终PMOS器件中期望的氮元素轮廓分布要求。优选地，在所述氮元素注入步骤中，氮元素注入剂量介于lel4至2e 15原子/cm2 之间。优选地，所述MOS器件是CMOS器件。根据本专利技术的第一方面，在栅氧制备过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物氧化时间控制氧化层厚度，调节DPN(decoupled plasma nitridation， 分耦式等离子体氮化)时间或功率，以及精确优化PNA(Post Nitridation Anneal，氮化后退火)时间；使得氮在栅氧中的分布远离Si02-Si衬底界面。然后，在源漏离子注入过程中，使得NMOS的Si02-Si衬底界面具有少量的氮元素。由此提高了 NMOS和PMOS的载流子迁移率。即，根据本专利技术，可通过改善优化氮元素在栅氧中的位置分布，提高MOS器件(尤其是CMOS器件)的载流子迁移率。根据本专利技术的第二方面，提供了一种采用了根据本专利技术第一方面所述的改善MOS 器件载流子迁移率的方法的MOS器件制造方法。由于采用了根据本专利技术第一方面所述的改善MOS器件载流子迁移率的方法，因此，本领域技术人员可以理解的是，根据本专利技术第二方面的MOS器件制造方法同样能够实现根据本专利技术的第一方面的改善MOS器件载流子迁移率的方法所能实现的有益技术效果。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的流程图。图2示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的栅极氧化层形成步骤之后的器件结构图。图3示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的氮化步骤之后的器件结构图。图4示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的栅极形成步骤之后的器件结构图。图5示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的器件结构图。图6示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的PMOS器件区域的氮元素分布图。图7示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的氮元素注入步骤的NMOS器件区域的氮元素分布图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图1示意性地示出了根据本专利技术实施例的改善MOS器件载流子迁移率的方法的流程图。如图1所示，根据本专利技术实施例的改善MOS器件载流子迁移率的方法包括栅极氧化层形成步骤Si、氮化步骤S2、氮化后退火步骤S3、栅极形成步骤S4以及氮元素注入步骤 S5。下面将结合图1并参考图2至图7详细描述各个步骤。在栅极氧化层形成步骤Sl中，在衬底1的器件区域(2、；3)上形成栅极氧化层4。 器件区域包括将要制成PMOS器件的区域2以及将要制成NMOS器件的区域3。例如，该栅极氧化层4为二氧化硅。图2示意性地示出了栅极氧化层形成步骤Sl之后的器件结构图。优选地，在栅极氧化层形成步骤Sl过程中，根据最后所需栅氧电性厚度目标，通过优化硅基氧化物氧化时间控制氧化层厚度。在氮化步骤S2中，对器件结构执行分耦式等离子体氮化工艺；其中，通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离Si02-Si衬底界面 (可参考图6)。图3示意性地示出了氮化步骤S2之后的器件结构图。其中例如器件区域上方的层由氧化物层4变成了氮氧化物5。在氮化后退火步骤S3中，在氮化步骤S2之后执行氮化后退火。该步骤可用于损伤修复以及氮元素轮廓控制。并且，优选地，在氮化后退火步骤S3中，可精确优化氮化后退火的时间及温度，使得氮在栅氧中的分布远离Si02-Si衬底界面。并且进一步优选地，可根据最终PMOS器件中期望的氮元素轮廓分布要求来控制氮化后退火的时间和/或温度，使得在氮在栅氧中的分布远离Si02-Si衬底界面的情况下满足最终PMOS器件中期望的氮元素轮廓分布要求。在栅极形成步骤S4中，用于形成PMOS器件的栅极6以及NMOS器件的栅极7。图 4示意性地示出了栅极形成步骤S4之后的器件结构图。在氮元素注入步骤S5中，用于在MOS器件的源漏离子注入过程中利用掩膜8掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜8之后， 执行氮元素注入。图5示意性地示出了氮元素注入步骤S5的器件结构图，其中掩膜8覆盖了将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域。由此，在MOS器件的源漏离子注入过程中，可使得NMOS器件的Si02_Si衬底界面本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：谢欣云，黄晓橹，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。