碳化硅半导体器件及其制造方法技术

本发明专利技术提供了一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。一种半导体器件（１）包括：衬底（２），衬底（２）由碳化硅制成并且其相对于｛０００１｝的表面取向的偏离角大于或等５０°且小于或等于６５°；ｐ型层（４），所述ｐ型层（４）用作半导体层；和氧化物膜（８），所述氧化物膜（８）用作绝缘膜。ｐ型层（４）形成在衬底（２）上并且由碳化硅制成。氧化物膜（８）被形成为接触ｐ型层（４）的表面。在所述半导体层和所述绝缘膜之间的界面（沟道区和氧化物膜（８）之间的界面）的１０ｎｍ内的区域中的氮原子浓度的最大值大于或等于１×１０２１ｃｍ－３。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，并且更具体来讲，涉及表现出优良的电特性的。
技术介绍
传统上，已知的是使用碳化硅(SiC)的半导体器件(例如，国际公布 No. W001/018872小册子刊物(下文中将被称作专利文献1))。在专利文献1中，具有大致 {03-38}的表面取向和具有4H多型的SiC衬底用于形成用作半导体器件的MOS型场效应晶体管(MOSFET)。在MOSFET中，通过干法氧化来形成栅氧化物膜。根据以上的专利文献1， 可以在这种MOSFET中实现高沟道迁移率(约100cm2/Vs)。专利文献1 国际公布No. WOO1/018872小册子刊物。
技术实现思路
本专利技术要解决的问题然而，作为专利技术人的研究结果，已经发现在上述MOSFET中，在某些情况下，沟道迁移率不会足够地增大。为了让使用SiC的半导体器件稳定地表现出优良特性，需要以可再现的方式实现高沟道迁移率。本专利技术致力于解决如上所述的问题，并且本专利技术的目的在于提供一种具有诸如沟道迁移率的优良电特性的。解决问题的手段专利技术人认真研究了沟道迁移率降低的成因，以在如上所述使用SiC的半导体器件中以可再现的方式实现高沟道迁移率，结果，完成了本专利技术。换言之，在以上的半导体器件中，通过干法氧化来形成栅氧化物膜，并因此，认为这种干法氧化物导致在栅氧化物膜和位于栅氧化物膜下方的SiC半导体膜之间的界面处形成许多陷阱(界面态)。这种界面态的存在可能变成上述沟道迁移率降低的成因。这也还从以上MOSFET的阈值电压与理论值相比高得多的事实进行假定。因此，专利技术人已寻找到一种用于降低界面态这种影响的方法，结果发现，可以通过增大以上述界面附近的氮原子浓度或氢原子浓度来增大沟道迁移率。可以想到，可以通过增大界面附近的氮原子浓度或氢原子浓度来抑制界面态的影响。基于这种发现，根据本专利技术的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。半导体层形成在衬底上并且由碳化硅制成。绝缘膜被形成为接触半导体层的表面。半导体层与绝缘膜之间界面的IOnm内的区域中的氮原子浓度的最大值大于或等于lX1021cm_3。另外，根据本专利技术的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层形成在衬底上并且由碳化硅制成。该绝缘膜被形成为接触半导体层的表面。半导体层和绝缘膜之间界面的IOnm内的区域内的氢原子浓度的最大值大于或等于IX IO21CnT3。另外，根据本专利技术的碳化硅半导体器件包括衬底、半导体层和绝缘膜，该衬底由碳化硅制成并且其相对于{0001}的表面取向具有大于或等于50°且小于或等于65°的偏离角。半导体层形成在衬底上并且由碳化硅制成。该绝缘膜被形成为接触半导体层的表面。 半导体层与绝缘膜之间界面的IOnm内的区域内的氮原子和氢原子的总浓度的最大值大于或等于 1 X1021cnr3。以此方式，与当绝缘膜与半导体层之间的界面附近没有含有氮原子或氢原子时的迁移率相比，绝缘膜与半导体层之间的界面附近的半导体层中的载流子迁移率(例如，当绝缘膜用作栅绝缘膜时的沟道迁移率)可以增大，并且可以实现比使用硅的常规半导体器件的导通状态电阻低的导通状态电阻。因此，可以得到的碳化硅半导体器件具有表现出足够高的载流子迁移率(沟道迁移率)的优良电特性。注意的是，将偏离角的下限设置为50°的原因在于，如下文中将描述的数据中给出的，当从其偏离角为43. 3°的(01-14)表面至其偏离角为51. 5°的(01-13)表面来增加偏离角时，载流子迁移率显著增大，并且在上述的(01-14)表面的偏离角至(01-13)表面的偏离角的范围内没有自然表面。另外，偏离角的上限被设置为65°的原因在于，当从其偏离角为62.1°的 (01-12)表面至其偏离角为90°的(01-10)表面来增加偏离角时，载流子迁移率显著降低， 并且在上述的(01-12)表面的偏离角至(01-10)表面的偏离角的范围内没有自然表面。在用于制造根据本专利技术的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的IOnm内的区域中氮原子的浓度使得氮原子浓度的最大值大于或等于IXlO21Cm-3的步骤。另外，在用于制造根据本专利技术的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于 50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的IOnm内的区域中氢原子的浓度使得氢原子浓度的最大值大于或等于IXlO21Cm-3的步骤。另外，在用于制造根据本专利技术的碳化硅半导体器件的方法中，首先执行准备衬底的步骤，该衬底由碳化硅制成并且相对于{0001}的表面取向具有的偏离角大于或等于 50°且小于或等于65°。执行在衬底上形成半导体层的步骤。此外，执行形成绝缘膜使其接触半导体层的表面的步骤。执行调节半导体层与绝缘膜之间界面的IOnm内的区域中的氮原子和氢原子的总浓度使得总浓度的最大值大于或等于IXlO21Cm-3的步骤。以此方式，可以容易地制造出根据本专利技术的具有增大的载流子迁移率(沟道迁移率)的碳化硅半导体衬底。本专利技术的效果根据本专利技术，可以得到具有高载流子迁移率的碳化硅半导体器件。 附图说明图1是根据本专利技术的半导体器件的示意性横截面图。图2是用于示出制造图1所示的半导体器件的方法的流程图。图3是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。图4是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。图5是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。图6是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。图7是用于示出制造图2所示制造方法的每个步骤的示意性横截面图。图8是根据本专利技术的半导体器件的第二实施例的示意性横截面图。图9是用于示出制造图8所示的半导体器件的方法的示意性横截面图。图10是用于示出制造图8所示的半导体器件的方法的示意性横截面图。图11是用于示出制造图8所示的半导体器件的方法的示意性横截面图。图12是用于示出制造图8所示的半导体器件的方法的示意性横截面图。图13是根据本专利技术的半导体器件的第三实施例的示意性横截面图。图14是用于示出制造图13所示的半导体器件的方法的流程图。图15是根据本专利技术的半导体器件的第四实施例的示意性横截面图。图16是用于示出制造图15所示的半导体器件的方法的流程图。图17是制造图16所示的半导体的方法的修改的流程图。图18是示出在本专利技术实例1中的样品的深度方向上的氮原子浓度的曲线图。图19是示出测得的氮原子浓度的峰值与沟道迁移率之间关系的曲线图。图20是示出本专利技术实例2中的衬底的偏离角与沟道迁移率之间关系的曲线图。图21是示出测得的氮原子和氢原子的总浓度的峰值本文档来自技高网...

【技术保护点】
１．一种碳化硅半导体器件（１），包括：衬底（２），所述衬底（２）由碳化硅制成并且相对于｛０００１｝的表面取向具有大于或等于５０°且小于或等于６５°的偏离角；半导体层（４，２３），所述半导体层（４，２３）形成在所述衬底（２）上并且由碳化硅制成；以及，绝缘膜（８，２６），所述绝缘膜（８，２６）被形成为与所述半导体层（４，２３）的表面相接触，在所述半导体层（４，２３）和所述绝缘膜（８，２６）之间的界面的１０ｎｍ内的区域中的氮原子的浓度的最大值大于或等于１×１０２１ｃｍ－３。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：原田真，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：JP