鳍式场效应晶体管（ＦＩＮＦＥＴ）制造技术

一种鳍式场效应晶体管，它的鳍（１２）具有一上部分（３０）与一下部分（３２），上部分（３０）进行了第一导电类型的掺杂，下部分（３２）进行了第二导电类型的掺杂；其中上部分（３０）与下部分（３２）之间的结（３４）作为二极管；鳍式场效应晶体管还包括：至少一层高ｋ介电材料层（２６，２８）（例如，Ｓｉ３Ｎ４），相邻于鳍（１２）的至少一侧，当上部分（３０）连接到一第一电位且下部分（３２）连接到一第二电位从而产生穿过结（３４）的电位降时，相较于如果不存在该至少一层高ｋ介电材料层的情况，该至少一层高ｋ介电材料层（２６，２８）用于更均匀地重新分配该二极管上的电位降。高ｋ介电材料的ｋ值例如是ｋ≥５，ｋ≥７．５，与ｋ≥２０。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及鳍式场效应晶体管(FinFETs)及其制造方法，尤其涉及一种制作于块状硅晶片上的鳍式场效应晶体管，此晶片一般用于制作平面式块状场效应晶体管(Planar bulk FETs)。
技术介绍
FinFET是一种场效应晶体管，其具有一从基材突出的狭窄半导体材料有源区域， 因此，类似于鳍(fin)。此鳍包括源极区域与漏极区域。鳍的有源区域通过浅沟槽隔离 (shallow trench isolation, STI)而被分隔，一般通过二氧化硅(SiO2)。鳍式场效应晶体管也包括一位于源极区域与漏极区域之间的栅极区域。栅极区域形成于鳍的上表面与侧壁，以包裹围绕鳍。在栅极下方延伸且介于源极区域与漏极区域之间的鳍的部分为沟道区域。在先进的CM0S(比32nm节点更高级)中，鳍式场效应晶体管(FinFET)被认为是取代传统的平面式块状MOSFETs的主要候选物，主要归功于FinFET对于沟道具有较佳的栅极控制，从而避免短沟道效应(short-channel effect)并改善I。n/I。ff比值。有一种鳍式场效应晶体管(FinFET)制作于绝缘体上覆硅(silicon on insulator, SOI)晶片上。SOI FinFETs的一个优点在于，有一氧化层位于鳍之下，因此可阻挡漏电流(leakage current)，使得从源极到漏极的漏电流低。另一种鳍式场效应晶体管(FinFET)制作于传统的块状硅晶片上。这种鳍式场效应晶体管被称为块状鳍式场效应晶体管。由于以下两个原因，认为制作鳍式场效应晶体管于传统的块状硅晶片上是有利的(i)块状晶片的成本较低，以及(ii)可以选择把传统平面式块状场效应晶体管与鳍式场效应晶体管整合于单一产品中。在鳍式场效应晶体管(FinFET)中，源极与漏极区域被重掺杂。源极区域与漏极区域各自具有第一导电类型(η型适用于NM0S，p型适用于PM0Q。现有的块状鳍式场效应晶体管的问题在于，从源极到漏极之间有一漏电流路径穿过鳍的一部分，此部分不受栅极控制，亦即，鳍的位于栅极之下且相邻于浅沟槽隔离(STI)的部分。从源极到漏极之间且穿过鳍的下部分的漏电流称为贯穿漏电流(punch-through leakage) 0贯穿漏电流会导致不希望产生的静态功耗增加。为了解决块状鳍式场效应晶体管的贯穿漏电流的问题，鳍的下部分掺杂的导电类型与源极和漏极区域的导电类型相反(P型适用于NM0S，n型适用于PM0S)。将一贯穿停止物(punch-through-stopper，PTS)掺杂质注入到直接位于沟道下方并位于源极与漏极区域下方的鳍的部分中。贯穿停止物(PTS)掺杂的结果将导致在鳍的源极区域与漏极区域中，鳍的上部分 (具第一导电类型)与鳍的下部分(具第二导电类型，第二导电类型与第一导电类型相反) 之间会产生突变结(abrupt junction)。此结分别介于源极区域与基材之间、以及漏极区域与基材之间，实际上具有二极管的功能。4对数字电路NMOS基材施加0伏特的偏压，源极与漏极电位介于0到供电电压Vdd 之间。对于PMOS而言也一样，情况刚好互补。因此，在CMOS电路应用中，二极管不是未施力口偏压(unbiased)就是施力口逆向偏压(reverse—biased)。当N++/P+ (NMOS)或P++/N+ (PMOS) 二极管为逆向偏压时，会有高电场穿过 (across)高突变η/ρ结(abrupt n/p junction)。由于该高电场，η型和ρ型半导体的导带(conduction band)与价带(valence band)严重地扭曲，电子从价带(会留下空穴) 穿隧到(tunnel)导带，或者是反过来。此种穿隧可以是单纯的量子力学(pure quantum mechanical),或热辅助(thermally assisted),或陷讲辅助(trap-assisted)。于后者，漏电流会由于注入工艺中产生的二极管结构损伤而增加。已知此效应称为能带对能带穿隧 (band-to-band tunneling,BTBT) 0能带对能带穿隧会造成漏电流穿过(across)逆向偏压 N++/P+(NMOS)或P++/N+(PM0S) 二极管，因而阻碍块状鳍式场效应晶体管于低备用状态功率(low standby power)的应用。为了优化块状鳍式场效应晶体管(FinFET)的漏电流，最佳的贯穿停止物(pimch-through-stopper，PTS)掺杂量需由源极到漏极(需要高掺杂)的贯穿(punch-through)，与从源极/漏极到基材(需要低掺杂)的能带对能带穿隧 (band-to-band tunneling)两者之间的折中(trade-off)所决定。US2006/0118876A1公开了一种块状鳍式场效应晶体管(FinFET)，其中氮化硅层与氧化硅层设置为与鳍的源极区域与漏极区域相邻。US2008/0048262A1公开了一种鳍式场效应晶体管(FinFET)，其中鳍的源极/漏极部分皆覆盖一氮化硅蚀刻停止层(etch stop layer)。
技术实现思路
本专利技术的专利技术人了解到需要降低由能带对能带穿隧(band-to-band tunneling) 所造成的漏电流。本专利技术的专利技术人也了解到需要改善于贯穿(punch-through)(需要高掺杂)与能带对能带穿隧(band-to-band tunneling)(需要低掺杂)两者之间的折中(trade-off)。于第一方面，本专利技术提供一种鳍式场效应晶体管(FinFET)，包括一半导体基材， 具有一鳍；该鳍具有一上部分与一下部分，该上部分掺杂一具有第一导电类型的掺杂质，该下部分掺杂一具有第二导电类型的掺杂质；其中该上部分与该下部分之间的结作为一二极管(diode)。该鳍式场效应晶体管还包括至少一层高k介电材料层，相邻于该鳍的至少一侧，当该上部分连接到一第一电位且该下部分连接到一第二电位从而产生穿过该结的一电位降时，相较于如果不存在该至少一层高k介电材料层的情况，该至少一层高k介电材料层用于更均勻地重新分配该二极管上的电位降。该至少一层高k介电材料层的k值为k彡5。该至少一层高k介电材料层的k值为k彡7. 5。该至少一层高k介电材料层的k值为k彡20。该至少一层高k介电材料层06，28)可为氧化铪(HfO2)。相邻于该鳍的至少一侧的该至少一层高k介电材料层可以包括设置于该鳍的相对侧的介电材料层。鳍式场效应晶体管还可以包括一浅沟槽隔离层(shallow trench isolation layer)，设置于基材上且相邻于该高k介电材料层。该鳍还可以包括一源极与一漏极，被一沟道区域所分开，该鳍的沟道区域被一栅极区域从三侧包围。鳍式场效应晶体管还可以包括一贯穿停止物层(punch through stopper layer)，设置于该鳍的下部分且位于沟道区域之下。于另一方面，本专利技术包括一种鳍式场效应晶体管的制造方法，该方法包括以下步骤提供一半导体基材；蚀刻该基材，以提供一鳍；相邻于该鳍的至少一侧，沉积一高k介电材料层；沉积一浅沟槽隔离层(shallow trench isolation layer)于该基材之上且相邻于该高k介电材料层；提本文档来自技高网...

【技术保护点】
１．一种鳍式场效应晶体管（１００，２００），包括：一半导体基材（２０），具有一鳍（１２）；该鳍（１２）具有一上部分（３０）与一下部分（３２），该上部分（３０）掺杂一具有第一导电类型的掺杂质，该下部分（３２）掺杂一具有第二导电类型的掺杂质；其中该上部分（３０）与该下部分（３２）之间的结（３４）作为一二极管；该鳍式场效应晶体管（１００，２００）还包括：至少一层高ｋ介电材料层（２６，２８），相邻于该鳍（１２）的至少一侧，当该上部分（３０）连接到一第一电位且该下部分（３２）连接到一第二电位从而产生穿过该结（３４）的一电位降时，相较于如果不存在该至少一层高ｋ介电材料层的情况，该至少一层高ｋ介电材料层（２６，２８）用于更均匀地重新分配该二极管上的电位降。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：乔尔本·多恩柏斯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71