非易失性存储系统把信号驱动器连接到与第一非易失性存储元件相连的第一控制线，在信号驱动器连接到第一控制线的情况下使用信号驱动器对第一控制线充电，在第一控制线仍从信号驱动器充电的情况下把信号驱动器从第一控制线断开，把信号驱动器连接到与第二非易失性存储元件相连的第二控制线，在信号驱动器连接到第二控制线的情况下使用信号驱动器对第二控制线充电，以及把信号驱动器从第二控制线断开。对控制线充电使得各非易失性存储元件经历编程操作。在不等待第一非易失性存储元件的编程操作完成的情况下执行把信号驱动器从第一控制线断开、把信号驱动器连接到第二控制线以及对第二控制线充电。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于非易失性数据存储的技术。相关技术半导体存储器已在各种电子设备中变得使用更普及。例如，非易失性半导体存储器用在蜂窝电话、数码相机、个人数字助理、移动运算设备、非移动运算设备和其它设备中。 当在消费者电子设备中使用半导体存储器时，消费者通常想要半导体存储器以足够的速度执行以使得存储器不减慢电子设备的操作。附图说明图1是存储器系统的一个实施例的方框图。图2是存储器单元的一个实施例的简化透视图。图3是描绘了逆转电阻切换元件的I-V特性的图。图4A是三维存储器阵列的一个实施例的一部分的简化透视图。图4B是三维存储器阵列的一个实施例的一部分的简化透视图。图5描绘了存储器阵列的一个实施例的逻辑视图。图6描绘了存储器阵列中分区的一个实施例的逻辑视图。图6A描绘了存储器阵列中分区的另一实施例的逻辑视图。图7是用于经由数据线把位线连接到列控制电路的选择电路和数据线的一个实施例的示意图。图8是选择电路的一个实施例的示意图。图8A是选择电路的另一实施例的示意图。图8B是选择电路的另一实施例的示意图。图9是复用器电路的一个实施例的示意图。图10是描述了用于操作数据线和选择电路的处理的一组实施例的流程图。图11是提供了编程处理的细节的时序图。图12是提供了编程处理的细节的时序图。图13是描述了用于操作数据线和选择电路的处理的第二组实施例的流程图。图14是描述了用于操作数据线和选择电路的处理的第三组实施例的流程图。图15是提供了编程处理的细节的时序图。 具体实施例方式公开了可以执行连续编程的非易失性存储系统。非易失性存储系统包括多个非易失性存储元件、一组信号驱动电路以及选择电路。选择电路选择性地把第一组非易失性存储元件连接到这组信号驱动电路或者把第二组非易失性存储元件连接到这组信号驱动电路。这组信号驱动电路，在一个实施例中包括感测放大器，在选择电路把第一组非易失性存储元件连接到这组信号驱动电路的情况下对第一组非易失性存储元件开始编程操作。选择电路在对第一组非易失性存储元件开始编程操作之后以及在不等待对第一组非易失性存储元件的编程操作完成的情况下把第一组非易失性存储元件从这组信号驱动电路断开以及把第二组非易失性存储元件连接到这组信号驱动电路。这组信号驱动电路在不等待对第一组非易失性存储元件的编程操作完成的情况下在选择电路把第二组非易失性存储元件连接到这组信号驱动电路的情况下对第二组非易失性存储元件开始编程操作。图1是描绘了可以实施本文中描述的技术的存储器系统100的一个示例的方框图。存储器系统100包括可以是二或三维阵列的存储器单元的存储器阵列102。在一个实施例中，存储器阵列102是单片三维存储器阵列。存储器阵列102的阵列端线包括组织成行的各种层的字线、以及组织成列的各种层的位线。然而，也可以实施其它取向。存储器系统100包括输出108连接到存储器阵列102各字线的行控制电路120。 为了本文件的目的，连接可以是直接连接或间接连接(即，经由一个或更多个其它部件)。 行控制电路120从系统控制逻辑电路130接收一组M个行地址信号以及一个或更多个各种控制信号，并且通常可以包括用于读取和编程操作的电路，诸如行解码器122、阵列驱动器 124以及块选择电路126。存储器系统100还包括输入/输出106连接到存储器阵列102各位线的列控制电路110。列控制电路110从系统控制逻辑130接收一组N个列地址信号以及一个或更多个各种控制信号，并且通常可以包括诸如列解码器112、驱动器电路114、块选择电路116以及感测放大器118等的电路。在一个实施例中，感测放大器118向位线提供信号以及感测位线上的信号。在本文中可以使用本领域中已知的各种感测放大器。系统控制逻辑130从控制器134接收数据和命令以及向控制器134提供输出数据。控制器134与主机通信。系统控制逻辑130可以包括用于控制存储器系统100的操作的一个或更多个状态机、寄存器和其它控制逻辑。在其它实施例中，系统控制逻辑130从主机直接接收数据和命令以及向该主机提供输出数据，因为系统控制逻辑130包括控制器的功能。在一个实施例中，在同一集成电路上形成系统控制逻辑130、列控制电路110、行控制电路120和存储器阵列102。例如，可以在基板的表面上形成系统控制逻辑130、列控制电路110和行控制电路120，存储器阵列102是基板上方(因此，在系统控制逻辑130、列控制电路110和行控制电路120上方)形成的单片三维存储阵列。在一些情形中，可以在与一些存储器阵列相同的层上形成控制电路的一部分。可以在经引用而整体并入本文的以下美国专利中找到如同图1的实施例的合适实施例的更多信息美国专利6，879，505 ；美国专利7，286，439 ；美国专利6，856，572 ；以及美国专利7，359，279。控制器134可以在与图1中描绘的其它组件同一基板或不同的基板上。可以认为控制器134、系统控制逻辑130、 列控制电路110、列解码器112、驱动器电路114、块选择116、感测放大器118、行控制电路 120、行解码器122、阵列驱动器124和/或块选择1 是一个或更多个控制电路。存储器阵列102包括多个存储器单元。在一个实施例中，每个存储器单元包括导向元件(例如，二极管)和电阻元件。在一个示例实施例中，存储器单元可以用以使得可以把它们编程一次和读取许多次。一个示例存储器单元包括上下方导体之间的相交处形成的柱体层。在一个实施例中，柱体包括与状态改变元件(比如，反熔断层)串联的导向元件，比如，二极管。当反熔断层完好时，单元在电学上是开路。当切断反熔断层时，单元在电学上是与切断的反熔断层的电阻串联的二极管。可以在美国专利6，034，882;美国专利 6，525,953 ；美国专利6，952，043 ；美国专利6，420，215 ；美国专利6，951，780 ；以及美国专利7，081，377中找到存储器单元的示例。在另一实施例中，存储器单元是可擦写的。例如，经引用而整体并入本文的美国专利申请No. 2006/0250836描述了包括与可逆电阻切换元件串联耦合的二极管的可擦写非易失性存储器单元。可逆电阻切换元件包括电阻率可以在两个或更多个状态之间可逆地切换的可逆电阻切换材料。例如，可逆电阻切换材料可以在制造时处于初始高电阻状态中，在第一电压和/或电流的施加后可切换到低电阻状态。第二电压和/或电流的施加可以使可逆电阻切换材料返回到高电阻状态。或者，可逆电阻切换元件可以在制造时处于初始低电阻状态中，在适当电压和/或电流的施加后可逆地可切换到高电阻状态。一个电阻状态可以代表二进制“0”而另一电阻状态可以代表二进制“1”。可以使用多于两个数据/电阻状态以使得存储器单元存储两位或更多位数据。在一个实施例中，把电阻从高电阻状态切换到低电阻状态的处理称作置位(SET)操作。把电阻从低电阻状态切换到高电阻状态的处理称作复位(RESET)操作。高电阻状态与二进制数据“0”相关联，低电阻状态与二进制数据 “1”相关联。在其它实施例中，可以逆转复位和置位和/或数据编码。在一些实施例中，第一次把电阻切换元件置位需要高于正常的电压以及称作形成操作。图2是包括串联耦合以及位于第一导体166与第二导本文档来自技高网...
【技术保护点】
１．一种对非易失性存储器编程的方法，包括：选择第一组非易失性存储元件；对所述第一组非易失性存储元件开始编程操作；在对所述第一组非易失性存储元件开始所述编程操作之后，在不等待对所述第一组非易失性存储元件的所述编程操作完成的情况下，取消对所述第一组非易失性存储元件的选择，并选择第二组非易失性存储元件；以及在不等待对所述第一组非易失性存储元件的编程操作完成的情况下对所述第二组非易失性存储元件开始编程操作。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：卢卡·法索利，
申请(专利权)人：桑迪士克三D有限责任公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。